



UNIVERSIDADE FEDERAL DO CEARÁ
CAMPUS DE SOBRAL
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE
COMPUTAÇÃO

LEONARDO TABOSA ALBUQUERQUE

RETIFICADOR ATIVO COM ALTO FATOR DE POTÊNCIA UTILIZANDO
CONTROLE INDIRETO DE CORRENTE POR DESLOCAMENTO DE AMOSTRA
DE TENSÃO

SOBRAL
2017

LEONARDO TABOSA ALBUQUERQUE

RETIFICADOR ATIVO COM ALTO FATOR DE POTÊNCIA UTILIZANDO CONTROLE
INDIRETO DE CORRENTE POR DESLOCAMENTO DE AMOSTRA DE TENSÃO

Dissertação apresentada ao Curso de Mestrado em Engenharia Elétrica e de Computação da Universidade Federal do Ceará – Campus Sobral, como parte dos requisitos para obtenção do título de Mestre em Engenharia Elétrica e de Computação.

Área de Concentração: Eletrônica de Potência.

Orientador: Prof. Dr. Carlos Elmano de Alencar e Silva.

Coorientador: Prof. Dr. Edilson Mineiro Sá Júnior.

SOBRAL

2017

Dados Internacionais de Catalogação na Publicação
Universidade Federal do Ceará
Biblioteca Universitária
Gerada automaticamente pelo módulo Catalog, mediante os dados fornecidos pelo(a) autor(a)

A311r Albuquerque, Leonardo Tabosa.

Retificador ativo com alto fator de potência utilizando controle indireto de corrente por deslocamento de amostra de tensão / Leonardo Tabosa Albuquerque. – 2017.
148 f. : il. color.

Dissertação (mestrado) – Universidade Federal do Ceará, Campus de Sobral, Programa de Pós-Graduação em Ciências da Saúde, Sobral, 2017.

Orientação: Prof. Dr. Carlos Elmano de Alencar e Silva.

Coorientação: Prof. Dr. Edílson Mineiro Sá Júnior.

1. Controle Digital. 2. Correção de Fator de Potência. 3. Retificador Boost Bridgeless. 4. Sem Sensor de Corrente. I. Título.

CDD 610

LEONARDO TABOSA ALBUQUERQUE

RETIFICADOR ATIVO COM ALTO FATOR DE POTÊNCIA UTILIZANDO CONTROLE
INDIRETO DE CORRENTE POR DESLOCAMENTO DE AMOSTRA DE TENSÃO

Dissertação apresentada ao Curso de Mestrado em Engenharia Elétrica e de Computação da Universidade Federal do Ceará – Campus Sobral, como parte dos requisitos para obtenção do título de Mestre em Engenharia Elétrica e de Computação.

Área de Concentração: Eletrônica de Potência.

Aprovada em: 29 de Setembro de 2017.

BANCA EXAMINADORA

Prof. Dr. Carlos Elmano de Alencar e Silva (Orientador)
Universidade Federal do Ceará (UFC)

Prof. Dr. Edílson Mineiro Sá Júnior (Coorientador)
Instituto Federal de Ciência, Tecnologia e Educação do Ceará (IFCE)

Prof. Dr. Demercil de Souza Oliveira Júnior
Universidade Federal do Ceará (UFC)

Prof. Dr. Marcus Rogério de Castro
Universidade Federal do Ceará (UFC)

A minha companheira e auxiliadora, Naiara.

AGRADECIMENTOS

Ao Senhor Regente do universo, Trino e Uno Deus, de quem procede toda sabedoria e verdade.

À minha esposa, que não somente suportou os dias conturbados necessários para alcançar este objetivo, como também foi meu suporte emocional durante este período.

À minha mãe por ter me ensinado o valor da educação e ao meu pai por ter me ensinado a importância do trabalho.

Ao Prof. Dr. Carlos Elmano, por ter sido, muito antes de um orientador acima das expectativas, um professor que me serve de modelo nesta profissão que também abracei. Apesar de nem sempre ter suas expectativas atendidas por causa de minha pouca disponibilidade de tempo, agradeço por nunca ter considerado isso como algo maior do que a confiança que sempre afirmou depositar em meus esforços.

Igualmente ao Prof. Dr. Edílson Mineiro, por ter prontamente aceitado colaborar neste trabalho, o qual, apesar de meu constrangimento em pedir, sempre esteve mais do que pronto a ofertar, tanto material quanto intelectualmente.

Aos membros da banca examinadora, por haverem se disposto a gastar seu tempo e a emprestar seu conhecimento em prol de qualificarem a contribuição prestada neste trabalho.

RESUMO

Este trabalho apresenta uma técnica para correção de fator de potência com um retificador *Boost Bridgeless* monofásico sem utilização de sensor de corrente, implementada digitalmente. Esta técnica utiliza amostras da tensão de entrada deslocadas no tempo como sinal modulador, as quais são utilizadas para o acionamento dos interruptores do retificador. A técnica proposta se diferencia das demais pelo fato de não necessitar de uma malha de controle da corrente de entrada, de não utilizar sensor de corrente, de possibilitar a utilização de processadores com reduzida capacidade computacional, de não necessitar da utilização de *Phase Locked Loop* (PLL) e por poder ser aplicada a quaisquer formas de onda periódica da tensão de entrada. A fim de validar a técnica proposta foram realizadas simulações e coletados resultados experimentais a partir de um protótipo de 500W de potência, com o qual foram obtidos fatores de potência da ordem de 0,996, além de taxas de distorção harmônica dentro dos limites da Norma IEC 61000-3-2:2014.

Palavras-chave: Controle Digital, Correção de Fator de Potência, Retificador *Boost Bridgeless*, Sem Sensor de Corrente.

ABSTRACT

This master thesis presents a power factor correction technique for single phase current sensorless Boost Bridgeless rectifier, digitally implemented. The technique is based on input voltage samples, used as modulating signal to generate the PWM pulses. The control of power flow is made by shifting the modulating signal, i.e. the input sampled voltage. The advantages of this technique are: the absence of the current control loop; no need of current sensor; use of processors with low computational capability; the Phase Locked Loop is not needed; efficiency for any input voltage waveform. In order to validate the proposed technique, simulations were performed and collected experimental results from a 500W rated power prototype, by which power factors were obtained around 0.996, and harmonic distortion within the limits of IEC 61000-3-2:2014.

Keywords: Boost Bridgeless Rectifier, Current Sensorless, Digital Control, Power Factor Correction.

LISTA DE ILUSTRAÇÕES

Figura 2.1 – Retificador passivo a diodo com pré-regulador <i>Boost</i>	28
Figura 2.2 – Retificador passivo a diodo com pré-regulador <i>Boost interleaved</i>	29
Figura 2.3 – <i>Boost Bridgeless</i> clássico.	30
Figura 2.4 – <i>Boost Bridgeless Interleaved</i>	31
Figura 2.5 – <i>Boost Bridgeless “Totem-Pole”</i>	32
Figura 2.6 – <i>Boost Bridgeless</i> com interruptor bidirecional.....	33
Figura 2.7 – <i>Boost Bridgeless Pseudo “Totem-Pole”</i>	34
Figura 2.8 – <i>Boost Half Bridge</i> Bidirecional.....	34
Figura 2.9 – <i>Boost Full Bridge</i>	36
Figura 2.10 – <i>Boost</i> PFC com controle por corrente de pico.	37
Figura 2.11 – <i>Boost</i> PFC com controle por corrente média.	38
Figura 2.12 – Formas de onda do controle por corrente média.	39
Figura 2.13 – <i>Boost</i> PFC com controle por Histerese.	40
Figura 2.14 – Formas de onda de corrente e comando do controle por Histerese.....	40
Figura 2.15 – <i>Boost</i> PFC utilizando <i>one-cycle control</i>	42
Figura 2.16 – Formas de onda do <i>one-cycle control</i>	43
Figura 2.17 – <i>Boost</i> PFC utilizando auto controle (<i>Self Control</i>).	44
Figura 2.18 – Formas de onda do auto controle (<i>self-control</i>).	44
Figura 2.19 – <i>Boost</i> PFC utilizando <i>Self Control</i> com portadora variável.....	45
Figura 2.20 – Formas de onda do <i>Self Control</i> com portadora variável.....	45
Figura 2.21 - Configuração usual para técnicas PFC <i>sensorless</i>	46
Figura 2.22 – Estratégia de reconstrução de corrente.....	47
Figura 2.23 – Diagrama de controle do <i>Duty Phase Control</i>	48
Figura 2.24 – Topologia de <i>Boost</i> PFC proposta utilizando CIDAT.	50
Figura 3.1 – Circuito equivalente do conversor <i>Boost</i> PFC.	52
Figura 3.2 - Exemplo de forma de onda da tensão controlada <i>v_{st}</i> comparada com a tensão de entrada <i>v_{int}</i>	57
Figura 3.3 - Representação gráfica da Equação (3.22).....	58
Figura 3.4 - <i>Boost</i> PFC com CIDAT.	58
Figura 3.5 – Princípio de operação do deslocamento temporal de amostra de tensão.	59
Figura 3.6 – (a) Fluxograma da rotina principal e (b) da rotina de interrupção do CIDAT.	60

Figura 3.7 – Representação do CIDAT em diagrama de blocos para operação em malha fechada.	61
Figura 4.1 – Circuito representativo do retificador <i>Boost Bridgeless</i> monofásico.....	62
Figura 4.2 – (a) Primeira e (b) segunda etapas de operação do retificador <i>Bridgeless</i> monofásico.	65
Figura 4.3 – (a) Terceira e (b) quarta etapas de operação do retificador <i>Bridgeless</i> monofásico.	66
Figura 4.4 – Formas de onda das (a) correntes e (b) tensões no retificador <i>Bridgeless</i>	68
Figura 4.5 – Curva de Tensão direta por corrente direta no diodo STTH8R06FP.....	78
Figura 4.6 – Curva das Perdas por Condução nos Diodos em Função da Potência de Saída. .	79
Figura 4.7 – Perdas por comutação no diodo em função da potência de saída.	81
Figura 4.8 – Perdas totais no diodo em função da potência de saída.	82
Figura 4.9 – Relação entre a tensão emissor-coletor e a corrente média de coletor do IGBT. .	82
Figura 4.10 – Curva das Perdas por Condução no Corpo do IGBT em Função da Potência de Saída.	84
Figura 4.11 – Curva da Energia Dissipada durante a ligação (E_{on}) e o desligamento (E_{off}) no IGBT.....	84
Figura 4.12 – Curva das Perdas por Comutação no Corpo do IGBT.	87
Figura 4.13 – Curva das Perdas Totais no Corpo do IGBT.....	88
Figura 4.14 – Curva de Tensão direta por corrente direta no diodo antiparalelo do IGBT.....	89
Figura 4.15 – Curva das Perdas Totais Estimadas nos Semicondutores do Retificador <i>Bridgeless</i>	90
Figura 4.16 – Curva do rendimento estimado do conversor.	91
Figura 5.1 – Representação do circuito equivalente do retificador <i>Boost Bridgeless</i>	93
Figura 5.2 – Relação linear entre o ângulo de carga e a tangente do ângulo.	95
Figura 5.3 – Resposta em frequência da função de transferência de malha aberta da planta de tensão através de (a) equação e (b) simulação numérica.	97
Figura 5.4 – Resposta em frequência da função de transferência de malha aberta com controlador de tensão.....	99
Figura 6.1 – Circuito de simulação da estrutura de potência do retificador <i>Boost Bridgeless</i>	101
Figura 6.2 – Circuito simulado do sensor da tensão cc.	101
Figura 6.3 - Circuito simulado do sensor da tensão de entrada.....	102

Figura 6.4 – Simulação do controle digital do CIDAT.	102
Figura 6.5 – Formas de onda da (a) tensão de entrada, tensão cc, corrente no indutor e (b) tensão deslocada aplicando uma tensão puramente senoidal na entrada com carga nominal.....	104
Figura 6.6 – Formas de onda da (a) tensão de entrada, tensão cc, corrente no indutor e (b) tensão deslocada aplicando uma tensão puramente senoidal na entrada com 10% de carga nominal.....	105
Figura 6.7 – Formas de onda (a) da tensão de entrada, tensão cc, corrente no indutor, (b) tensão deslocada e (c) espectro harmônico de corrente e tensão aplicando uma tensão com 20% de distorção devido à 3ª harmônica.....	105
Figura 6.8 – Formas de onda (a) da tensão de entrada, tensão cc, corrente no indutor, (b) tensão deslocada e (c) espectro harmônico de corrente e tensão aplicando uma tensão com 20% de distorção devido à 5ª harmônica.....	106
Figura 6.9 – Formas de onda (a) da tensão de entrada, tensão cc, corrente no indutor, (b) tensão deslocada e (c) espectro harmônico de corrente e tensão aplicando uma tensão triangular na entrada.....	107
Figura 6.10 – Resultados de simulação da tensão e da corrente de entrada aplicando variações na carga (a) de 500W a 250W e (b) de 250W a 500W.	109
Figura 6.11 – Resultados de simulação da tensão de saída aplicando variações na carga (a) de 500W a 250W e (b) de 250W a 500W.....	110
Figura 6.12 – Resultados de simulação (a) da tensão e da corrente de entrada e (b) da tensão de saída aplicando afundamento na tensão.	111
Figura 6.13 – Resultados de simulação da tensão deslocada com (a) tensão nominal e (b) e 50% da tensão.....	112
Figura 7.1 – Protótipo experimental do conversor <i>Boost Bridgeless</i> monofásico.....	113
Figura 7.2 – Vista superior do protótipo.	114
Figura 7.3 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) com 100% de carga.	115
Figura 7.4 – Fator de potência, distorção harmônica e espectro harmônico da corrente de entrada comparado com os limites da Norma IEC 61000-3-2:2014.....	115
Figura 7.5 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) com 10% de carga.	116

Figura 7.6 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando distorção de 3ª harmônica.	117
Figura 7.7 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando distorção de 5ª harmônica.	117
Figura 7.8 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando variação de 100% a 50% da carga nominal.	118
Figura 7.9 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando variação de 50% a 100% da carga nominal.	119
Figura 7.10 – Gráfico do rendimento experimental, comparado com o rendimento teórico do retificador em função da potência de saída.	120
Figura 7.11 – Gráfico do fator de potência experimental, comparado com o fator de potência teórico do retificador em função da potência de saída.	121
Figura 7.12 – Gráfico da Taxa de Distorção Harmônica de corrente experimental, comparada com a simulação do retificador em função da potência de saída.	121
Figura A.1 – Algoritmo de simulação do controle digital CIDAT.....	129
Figura B.1 – Forma de onda modulada da corrente nos semicondutores do retificador <i>Boost Bridgeless</i>	130

LISTA DE TABELAS

Tabela 2.1 – resumo comparativo das técnicas de pfc.	51
Tabela 4.1 – parâmetros do projeto do retificador <i>bridgeless</i>	70
Tabela 4.2 – parâmetros de construção do indutor <i>boost</i>	72
Tabela 4.3 – parâmetros dos capacitores eletrolíticos 220uf/400v.	73
Tabela 4.4 – comparação entre valores calculados e simulados das correntes nos diodos d_1 e d_2	74
Tabela 4.5 – principais características do diodo stth8r06fp	75
Tabela 4.6 – comparação entre valores calculados e simulados das correntes nos interruptores s_1 e s_2	77
Tabela 4.7 – principais características do igbt irgp4650dpbf.	77
Tabela 4.8 – coeficientes das equações da energia nos igbts.	85
Tabela 4.9 – resumo das perdas estimadas nos semicondutores	90
Tabela 6.1 – parâmetros do circuito simulado.	100
Tabela 7.1 – parâmetros nominais do conversor.	113
Tabela C.1 – parâmetros do indutor.	139
Tabela C.2 – especificações técnicas do núcleo nee-55/28/21 –ip12r.	139
Tabela C.3 – especificações do condutor de cobre awg 20.	140

LISTA DE SIGLAS E ABREVIações

ANEEL	Agência Nacional de Energia Elétrica
CCM	<i>Continuous Conduction Mode</i>
CCP	<i>Compare Capture PWM</i>
CIDAT	Controle Indireto por Deslocamento de Amostra de Tensão
EMI	<i>Electromagnetic Interference</i>
FP	Fator de Potência
IEC	<i>International Electrotechnical Commission</i>
IEEE	<i>Institute of Electrical and Electronics Engineers</i>
IGBT	<i>Insulated Gate Bipolar Transistor</i>
OCC	<i>One-Cycle-Control</i>
PFC	<i>Power Factor Correction</i>
PLL	<i>Phase Locked Loop</i>
PMSG	<i>Permanent Magnet Synchronous Generator</i>
PWM	<i>Pulse Width Modulation</i>
THDi	<i>Total Harmonic Distortion of Current</i>
THDv	<i>Total Harmonic Distortion of Voltage</i>
WECS	<i>Wind Energy Conversion Generator</i>

LISTA DE SÍMBOLOS

a_0, a_1, a_2	Coeficientes do polinômio da Energia dissipada na recuperação reversa dos diodos
b_0, b_1, b_2	Coeficientes do polinômio da Energia dissipada na ligação dos IGBTs
c_0, c_1, c_2	Coeficientes do polinômio da Energia dissipada no desligamento dos IGBTs
C, C_1, C_2	Capacitores do barramento cc
$C_v(s)$	Função de transferência do controlador de tensão
$D_{1,2,3,4,5,6}$	Diodos do retificador
$D(t)$	Razão cíclica em função do tempo
D_{min}	Razão cíclica mínima
$E_{on_{S1,2}}$	Energia dissipada na ligação dos IGBTs
$E_{off_{S1,2}}$	Energia dissipada no desligamento dos IGBTs
$E_{rr_{D1,2}}$	Energia dissipada na recuperação reversa dos diodos
f_c	Frequência de cruzamento da malha de tensão com controlador
f_r	Frequência da rede
f_s	Frequência de chaveamento
f_z	Frequência do zero do controlador de tensão
$G_v(s)$	Função de transferência da planta de tensão
$H_v(s)$	Função de transferência do ganho de realimentação de tensão
$i_c(t)$	Corrente no capacitor do barramento cc
$I_{CES1,2}$	Corrente coletor-emissor dos IGBTs
$i_{D1}(t), i_{D2}(t)$	Correntes nos diodos do retificador
$I_{D1,2avg}$	Corrente média nos diodos do retificador
$I_{D1,2rms}$	Corrente eficaz nos diodos do retificador
$i_{FD1,2}$	Corrente direta nos diodos do retificador
$i_L(t)$	Corrente no indutor de entrada
$i_{Lmédia}(t)$	Corrente média no indutor dentro do período de chaveamento
I_{Lpk}	Corrente de pico do valor médio da corrente no indutor
i_{Lrec}	Corrente reconstruída do indutor
I_O	Corrente média de saída

I_{ref}	Corrente de referência senoidal do controle por corrente média
I_{RefSup}	Corrente de referência superior do controle por histerese
I_{RefInf}	Corrente de referência inferior do controle por histerese
$I_{rrD1,2}$	Corrente de recuperação reversa nos diodos do retificador
$i_R(t)$	Corrente na carga do retificador
$i_{S1}(t), i_{S2}(t)$	Correntes nos IGBTs
$I_{S1,2avg}$	Corrente média no corpo dos IGBTs
$I_{S1,2rms}$	Corrente eficaz no corpo dos IGBTs
$I_{SD1,2avg}$	Corrente média nos diodos dos IGBTs
$I_{SD1,2rms}$	Corrente eficaz nos diodos dos IGBTs
K_{vin}	Ganho do sensor da tensão de entrada
K_{vout}	Ganho do sensor da tensão de saída
K_i, K_{i2}	Ganhos dos sensores de corrente
k_{Gv}	Ganho proporcional da função de transferência da planta de tensão
K_p	Ganho proporcional do controlador de tensão
K_{int}	Ganho do integrador do controlador de tensão
L, L_1, L_2	Indutores do conversor <i>Boost</i>
n	Ordem da frequência da harmônica de tensão e corrente
P_{out}	Potência de saída do conversor
$P_{D1,2COND}$	Perdas por condução nos diodos do retificador
$P_{D1,2COMUT}$	Perdas por comutação nos diodos do retificador
$P_{D1,2totais}$	Perdas totais nos diodos do retificador
$P_{S1,2COND}$	Perdas por condução no corpo dos IGBTs
$P_{onS1,2}$	Perdas por comutação durante a ligação no corpo dos IGBTs
$P_{offS1,2}$	Perdas por comutação durante o desligamento no corpo dos IGBTs
$P_{S1,2COMUT}$	Perdas por comutação no corpo dos IGBTs
$P_{S1,2totais}$	Perdas totais no corpo dos IGBTs
$P_{SD1,2COND}$	Perdas por condução nos diodos dos IGBTs
$P_{SD1,2COMUT}$	Perdas por comutação nos diodos dos IGBTs
p_{Gv}	Polo da função de transferência da planta de tensão

Q	Saída do <i>Flip-Flop RS</i>
\bar{Q}	Saída inversora do <i>Flip-Flop RS</i>
R	Valor da resistência equivalente de carga do retificador
$r_{D1,2}$	Resistência interna dos diodos do retificador
$r_{CO1,2}$	Resistência de coletor direta do corpo dos IGBTs
$r_{SD1,2}$	Resistência interna dos diodos dos IGBTs
R_{se}	Resistência série equivalente do capacitor
$S, S_{1,2,3,4}$	Interruptores do retificador
t_{delay}	Tempo de deslocamento a amostra de tensão
T_s	Período de chaveamento
T_r	Período da tensão da rede
$t_{rrD1,2}$	Tempo de recuperação reversa dos diodos do retificador
$T_{delay}(s)$	Função de transferência do tempo de deslocamento de amostra de tensão
$v_{in}(t)$	Tensão de entrada do retificador
v_{out}	Tensão de saída no barramento cc do retificador
V_{ref}	Tensão de referência do controlador da tensão de saída
$v_c(t)$	Sinal resultante do controlador da tensão de saída
$v_t(t)$	Sinal da onda portadora triangular
$v_i(t)$	Sinal resultante do controlador de corrente
$v_L(t)$	Tensão no indutor de entrada
$v_S(t)$	Tensão controlada deslocada no tempo
$v_{S1}(t), v_{S2}(t)$	Tensão nos IGBTs
$v_{D1}(t), v_{D2}(t)$	Tensão nos diodos do retificador
$v_{D1,2}$	Queda de tensão direta dos diodos do retificador
v_{Lrec}	Tensão reconstruída do indutor
v_{inADC}	Tensão de entrada lida pelo canal analógico do microcontrolador
v_{outADC}	Tensão de saída lida pelo canal analógico do microcontrolador
V_{mk}	Valor de pico da k-ésima componente harmônica da tensão
V_{rms}	Tensão eficaz de entrada
V_{inpk}	Valor de pico da tensão de entrada
$V_{CES1,2}$	Tensão entre o coletor e o emissor dos IGBTs
$v_{CO1,2}$	Queda de tensão interna no corpo dos IGBTs

$v_{SD1,2}$	Queda de tensão direta nos diodos dos IGBTs
$Z_{eq}(s)$	Função de transferência da impedância equivalente da saída do conversor
z_{Gv}	Zero da função de transferência da planta de tensão
ΔI_L	Varição da corrente no indutor
ΔV_C	Varição da tensão no barramento cc
ω	Frequência angular da tensão fundamental da rede
φ_k	Ângulo da fase da k-ésima componente harmônica de tensão
θ	Ângulo de defasagem do controle CIDAT
$\theta(s)$	Função de transferência do ângulo de defasagem da amostra de tensão
η	Rendimento teórico do conversor
$\eta_{estimado}$	Rendimento estimado do conversor

SUMÁRIO

1 INTRODUÇÃO GERAL	22
1.1 ELETRÔNICA DE POTÊNCIA E QUALIDADE DE ENERGIA.....	24
1.2 FATOR DE POTÊNCIA E COMPONENTES HARMÔNICAS	24
1.3 NORMAS E RECOMENDAÇÕES PARA LIMITAÇÃO DA INJEÇÃO DE HARMÔNICAS	25
1.4 ESTRUTURA DO TRABALHO	26
2 RETIFICADORES ATIVOS E CORREÇÃO DE FATOR DE POTÊNCIA	27
2.1 RETIFICADORES MONOFÁSICOS	27
2.1.1 Pré-Regulador Boost.....	28
2.1.2 Pré-Regulador Boost Interleaved	29
2.1.3 Boost Bridgeless Clássico	30
2.1.4 Conversor Boost Bridgeless Interleaved	31
2.1.5 Boost Bridgeless “Totem-Pole”	31
2.1.6 Boost Bridgeless com Interruptor Bidirecional	32
2.1.7 Boost Bridgeless Pseudo “Totem-Pole”	33
2.1.8 Boost Half Bridge Bidirecional	34
2.1.9 Boost Full Bridge	35
2.2 ESTRATÉGIAS DE CONTROLE PARA CORREÇÃO DE FATOR DE POTÊNCIA.....	36
2.2.1 Controle por Corrente de Pico	37
2.2.2 Controle por Corrente Média	38
2.2.3 Controle por Histerese	39
2.2.4 Técnicas de Controle Indireto da Corrente.....	41
2.2.4.1 One-Cycle-Control.....	42
2.2.4.2 Self Control	43
2.2.4.3 Self Control com portadora modificada	45
2.2.5 Técnicas de Controle sem Sensor de Corrente (Sensorless)	46
2.3 PROPOSTA DO TRABALHO	49
2.4 RESUMO COMPARATIVO DAS TÉCNICAS	50
2.5 CONCLUSÃO.....	51
3 CONTROLE INDIRETO POR DESLOCAMENTO DE AMOSTRA DE TENSÃO ..	52

3.1 DEMONSTRAÇÃO E FUNDAMENTAÇÃO MATEMÁTICA	52
3.2 PRINCÍPIO DE FUNCIONAMENTO DO CIDAT	58
3.3 ALGORITMO DE CONTROLE DIGITAL DO CIDAT	59
3.4 CONCLUSÃO.....	61
4 ANÁLISE E PROJETO DO RETIFICADOR BOOST BRIDGELESS.....	62
4.1 PRINCÍPIO DE FUNCIONAMENTO.....	62
4.2 FORMAS DE COMANDO DOS INTERRUPTORES	63
4.3 ETAPAS DE OPERAÇÃO	64
4.3.1 Primeira Etapa de Operação	64
4.3.2 Segunda Etapa de Operação.....	64
4.3.3 Terceira Etapa de Operação	65
4.3.4 Quarta Etapa de Operação	66
4.4 PRINCIPAIS FORMAS DE ONDA.....	67
4.5 ANÁLISE QUANTITATIVA DO CONVERSOR	69
4.5.1 Parâmetros de Projeto.....	70
4.5.2 Dimensionamento do Indutor.....	70
4.5.2.1 Especificação do Indutor Boost de Entrada	72
4.5.3 Dimensionamento do Capacitor do Barramento cc.....	72
4.5.3.1 Especificação do Banco Capacitivo do Barramento cc	72
4.5.4 Dimensionamento dos Diodos D_1 e D_2	73
4.5.4.1 Especificação dos Diodos D_1 e D_2	74
4.5.5 Dimensionamento dos interruptores S_1 e S_2	75
4.5.5.1 Especificação dos interruptores S_1 e S_2	77
4.5.6 Cálculo das Perdas nos Semicondutores.....	77
4.5.6.1 Perdas por Condução nos Diodos D_1 e D_2	78
4.5.6.2 Perdas por Comutação nos Diodos D_1 e D_2	79
4.5.6.3 Perdas por Condução no Corpo dos IGBTs	82
4.5.6.4 Perdas por Comutação no Corpo dos IGBTs	84
4.5.6.5 Perdas por Condução nos Diodos Antiparalelo dos IGBTs.....	88
4.5.6.6 Perdas por Comutação nos Diodos Antiparalelo dos IGBTs.....	89
4.5.6.7 Resumo das Perdas nos Semicondutores	90
4.6 RENDIMENTO ESTIMADO DO CONVERSOR	90

4.7 CONCLUSÃO.....	91
5 PROJETO DO SISTEMA DE CONTROLE.....	92
5.1 ANÁLISE DA PLANTA DE TENSÃO DE SAÍDA	92
5.2 ANÁLISE DA RESPOSTA EM FREQUÊNCIA DA FUNÇÃO DE TRANSFERÊNCIA DA PLANTA.....	96
5.3 PROJETO DO COMPENSADOR DE TENSÃO	98
5.4 CONCLUSÃO.....	99
6 RESULTADOS DE SIMULAÇÃO.....	100
6.1 MODELO SIMULADO DO CONVERSOR.....	100
6.1.1 <i>Circuito do Retificador Boost Bridgeless</i>	100
6.1.2 <i>Medição das Tensões ca e cc</i>	101
6.1.3 <i>Bloco de Controle Digital</i>	102
6.2 SIMULAÇÕES EM REGIME PERMANENTE.....	103
6.2.1 <i>Simulação com 100% de Carga</i>	103
6.2.2 <i>Simulação com 10% de Carga</i>	104
6.2.3 <i>Simulação com Tensão de Entrada não Senoidal</i>	105
6.3 SIMULAÇÕES EM REGIME TRANSITÓRIO	108
6.3.1 <i>Variações de Carga</i>	108
6.3.2 <i>Afundamento da Tensão de Entrada</i>	110
6.4 CONCLUSÃO.....	112
7 PROTÓTIPO E RESULTADOS EXPERIMENTAIS.....	113
7.1 RESULTADOS EM REGIME PERMANENTE	114
7.1.1 <i>Resultados para 100% de Carga</i>	114
7.1.2 <i>Resultados para 10% de Carga</i>	115
7.1.3 <i>Resultados com Tensão de Entrada não Senoidal</i>	116
7.2 RESULTADOS EM REGIME TRANSITÓRIO	117
7.3 ANÁLISE DE RENDIMENTO, FATOR DE POTÊNCIA E THDI.....	119
7.4 CONCLUSÃO.....	122
8 CONCLUSÕES GERAIS	123

REFERÊNCIAS	125
APÊNDICE A – CÓDIGO EM C DE SIMULAÇÃO DO CONTROLE DIGITAL DO CIDAT	129
APÊNDICE B – ESTUDO DOS ESFORÇOS DE CORRENTE NO RETIFICADOR.	130
APÊNDICE C – DIMENSIONAMENTO DO INDUTOR BOOST	139
APÊNDICE D – DIMENSIONAMENTO DOS CAPACITORES DO BARRAMENTO CC	143
APÊNDICE E – CÓDIGO DO CONTROLE CIDAT UTILIZANDO DSPIC 30F2010	145

1 INTRODUÇÃO GERAL

Muito antes de sequer ser capaz de pensar no conceito de energia, o homem aprendeu a convertê-la, principalmente quanto obteve domínio sobre o fogo. Esse grande passo possibilitou a maioria dos avanços da humanidade desde a Idade da Pedra. Para os agricultores do período Neolítico, este domínio foi um fator preponderante para o desenvolvimento da civilização até os nossos dias (FARIAS; SELLITTO, 2011). Seja na criação de instrumentos de caça, na cozinha, na agricultura, ou em qualquer coisa que os homens se utilizassem do fogo, inconscientemente eles estavam aplicando o princípio descrito por Antoine Lavoisier, segundo o qual “Na natureza nada se perde, nada se cria, tudo se transforma” (MUNIER, 2009).

Com o passar dos anos o ser humano passou a ser capaz de utilizar diversas outras formas de energia além da energia térmica proveniente do fogo. Na Roma Antiga, a construção dos grandes aquedutos para abastecimentos de água utilizava o princípio da conversão da energia potencial gravitacional em energia cinética, muito antes da formalização de tais conceitos. Os moinhos de água, utilizados para moer grãos, irrigar plantações, ou moer vegetais, transformavam a energia cinética da água em energia mecânica. Mesmo cerca de 2 mil anos a.C. há registros da existência de moinhos de vento, já explorando o potencial da energia eólica (MUSITANO, 2016).

Segundo (FARIAS; SELLITTO, 2011), no Século XVIII, um tipo de conversão pouco explorada angariava o interesse de vários engenheiros. Tratava-se da conversão de energia térmica em energia mecânica, a qual deu origem às máquinas a vapor. Este avanço permitiu o surgimento de indústrias, das locomotivas a vapor, embarcações autopropulsadas, e muitos outros avanços que caracterizavam o que hoje conhecemos por Primeira Revolução Industrial. De fato, as bases da Primeira Revolução Industrial foram postas, indubitavelmente, sobre o firme fundamento da conservação de energia. É possível ainda afirmar que neste ponto da história do homem houve um divisor de águas para o desenvolvimento tecnológico: o homem percebe a capacidade e o potencial intrínseco da conversão de energia, em suas formas variadas.

No Século XIX o homem dá um novo grande salto, em matéria de conversão de energia, a capacidade de converter energia elétrica em energia mecânica e vice-versa. A esta altura, a explosão tecnológica causada pelo domínio da energia elétrica superou o impacto da Primeira Revolução Industrial, sendo o estopim para o início da Segunda Revolução Industrial (FARIAS; SELLITTO, 2011).

Nesse ponto o homem enveredou pelo caminho que o levaria a experimentar uma mudança do seu modo de vida. As indústrias experimentaram um grande avanço na capacidade

de produção, elevando significativamente a oferta de bens de consumo, conseqüentemente reduzindo seus preços e permitindo a popularização dos mesmos; Vários utensílios elétricos foram inventados, proporcionando maior comodidade e facilidades às pessoas em geral; As ruas das cidades passaram a ser iluminadas a partir da energia elétrica proveniente de uma rede de distribuição; Com todas as vantagens trazidas pela aplicação da eletricidade ao dia-a-dia das pessoas, tornou-se inevitável a crescente necessidade de se gerar cada vez mais energia elétrica, levando à busca incessante por fontes primárias dessa energia.

Se por um lado havia a preocupação quanto à *quantitas* (quantidade) de energia disponível para geração, um segundo fator de suma importância a ser considerado passou a ser a *qualitas* (qualidade). Além da quantidade crescente de cargas, havia de ser considerada a crescente variedade de cargas, principalmente tratando-se de cargas não-lineares, à medida que a eletrônica avançava a passos largos. Com isso a qualidade da energia elétrica passa a ser discutida como um assunto vital para os sistemas de distribuição, transmissão e geração.

Mais recentemente, com a disseminação da Eletrônica de Potência, estudos, questionamentos e soluções foram então elaborados a fim de avaliar o impacto e as conseqüências de conversores de potência conectados à rede elétrica. A interferência negativa na operação e vida útil de elementos das redes de transmissão e de distribuição, como transformadores, bancos capacitivos ou mesmo relés de proteção; As desvantagens econômicas; Os limites que devem ser estabelecidos a fim de minimizar estes prejuízos, de forma geral, são questões analisadas a partir do ramo da Engenharia Elétrica que estuda a Qualidade de Energia, como um produto comercial.

Segundo Sankaran (2002), a Qualidade de Energia é “uma série de limites elétricos que garantem que um equipamento ou um sistema elétrico funcione da maneira que foi projetado para operar, sem perdas significativas de desempenho ou expectativa de vida”. A partir deste conceito, qualquer efeito que cause distúrbios às formas de onda da tensão e da corrente, e que comprometam o funcionamento ou a vida útil de alguma parte ou equipamento do sistema elétrico contribui para a redução da qualidade da energia. Dentre os principais distúrbios que prejudicam a qualidade da energia estão: afundamentos ou sobressaltos de tensão, Interferências Eletromagnéticas (EMI – *Electromagnetic Interference*) e baixo fator de potência.

A seção a seguir trata da relação entre a Eletrônica de Potência e a qualidade de energia a partir da visão bilateral de que a Eletrônica de Potência é, ao mesmo tempo, a causadora e a solução dos principais problemas da qualidade de energia.

1.1 Eletrônica de Potência e Qualidade de Energia

Por um lado são bem conhecidos os benefícios advindos de conversores eletrônicos de potência. Estes podem operar como processadores ou fontes ininterruptas de energia a fim de prevenir distúrbios de tensão provenientes da rede que poderiam interromper a operação de cargas críticas, tais como: computadores usados no controle de processos essenciais, equipamentos médicos e similares.

Como lembra (MOHAN; UNDELAND; ROBBINS, 1995), por outro lado, a grande maioria dos conversores de potência, como fontes chaveadas, fontes ininterruptas, ou conversores para acionamentos de motores ca e cc, utilizam um conversor ca-cc como interface entre a carga e a rede elétrica. Todos estes conversores podem prejudicar a qualidade da energia devido à injeção de harmônicas de corrente que contribuem para a distorção das formas de onda da rede. Sem sombra de dúvidas, os problemas com a má qualidade de energia no passado não eram significativos pelo fato de os equipamentos existentes não serem tão sensíveis aos principais efeitos descritos anteriormente, e também pela pouca quantidade de equipamentos que causassem prejuízo à qualidade da energia.

A difusão da Eletrônica de Potência trouxe consigo a inevitável redução na qualidade da energia elétrica, principalmente devido ao baixo fator de potência causado pela injeção de componentes harmônicos de corrente, abrindo espaço para discussões e normatizações que estabeleceram os limites máximos para injeção de harmônicos e mínimo para o fator de potência.

Contudo, é necessário destacar que a Eletrônica de Potência trouxe consigo também a possibilidade de incontáveis soluções para os vários problemas da má qualidade de energia.

Atualmente, a Eletrônica de Potência permite um processamento de energia capaz de mitigar a grande maioria dos problemas do sistema elétrico, sejam afundamentos ou sobressaltos de tensão, redução de EMI, ou baixo fator de potência. Este último, particularmente, tem recebido destaque em várias áreas de estudo, seja no desenvolvimento de novos conversores ou na elaboração de novas técnicas de controle e modulação que permitam a correção do fator de potência (*Power Factor Correction* – PFC) de forma ativa.

1.2 Fator de Potência e Componentes Harmônicas

Segundo a definição apresentada por Erickson e Maksimovic (2001), fator de potência é um índice que mensura quão eficientemente a energia é transmitida entre a fonte e a

carga. A definição matemática de fator de potência é a relação entre a potência média e o produto de tensão e corrente eficazes vistos a partir da fonte de tensão:

$$\text{Fator de Potência} = \frac{\text{Potência}_{\text{média}}}{\text{Tensão}_{\text{eficaz}} \cdot \text{Corrente}_{\text{eficaz}}} \quad (1.1)$$

O fator de potência expressa de forma numérica o quão síncronas e semelhantes são as formas de onda da tensão e da corrente de entrada em um equipamento ou instalação. Dessa forma, o fator de potência depende das distorções e do deslocamento temporal entre uma tensão de alimentação e a respectiva corrente drenada. Portanto, um sistema considerado ideal, cujo fator de potência é unitário, ocorre quando a carga obedeça à Lei de Ohm, ou seja, quando o sistema elétrico que a alimenta a enxerga como uma resistência. Neste caso, nas palavras de Erickson e Maksimovic (2001), “as formas de onda da corrente e da tensão possuem o mesmo formato, o mesmo espectro harmônico e a mesma fase”.

Atualmente, com a crescente proliferação de equipamentos eletrônicos conectados à rede elétrica, a distorção harmônica presente na forma de onda da corrente é um dos principais causadores do baixo fator de potência. A presença de harmônicos de corrente no sistema elétrico acarreta vários prejuízos aos diversos componentes que o integram. Nas máquinas elétricas, por exemplo, podem causar oscilações no acoplamento motor-carga (ou gerador turbina), superaquecimento do rotor, torque pulsante e aquecimento no ferro e no cobre, afetando a eficiência e o torque (POMILIO, 2017).

Como descrito por Pomílio (2017), nos sistemas de transmissão e distribuição de energia os principais componentes afetados são: Os cabos, devido ao superaquecimento; Os transformadores, devido ao aumento do efeito da reatância de dispersão e das perdas no cobre e no núcleo; Os bancos de capacitores, que devido às elevadas frequências das harmônicas diminuem a reatância capacitiva e a vida útil.

1.3 Normas e Recomendações para Limitação da Injeção de Harmônicas

Na medida em que problemas como os descritos acima passaram a ter um fator de impacto econômico-financeiro considerável do ponto de vista das redes de distribuição, transmissão e geração, várias instituições nacionais e internacionais se viram inclinadas a estabelecerem algumas normas regulamentadoras ou recomendações. Algumas das principais normas estabelecidas tiveram (e ainda têm) o objetivo de limitar os valores mínimos permitidos

para o fator de potência em certos equipamentos e redes de distribuição, bem como os limites máximos de injeção de harmônicos de corrente e tensão na rede de alimentação.

Internacionalmente destacam-se as normas e recomendações estabelecidas pelo IEC (*International Electrotechnical Commission*) e pelo IEEE (*Institute of Electrical and Electronics Engineers*). Classificadas como normas de produto, a IEC *standard* 61000-3-2/2014 define os níveis máximos de harmônicos de corrente e tensão que equipamentos e indústrias de baixa tensão podem injetar na rede, desde que sua corrente não exceda 16A, enquanto a IEC *standard* 61000-3-2/1998 estabelece os limites destes equipamentos para correntes acima de 16A.

As chamadas normas de qualidade de rede estabelecem os limites de harmônicos de tensão e corrente para os sistemas de distribuição de energia, a fim de garantir a manutenção da qualidade da energia nos sistemas de potência. As recomendações da IEEE 519/2 estabelecem os limites de harmônicos de tensão e corrente com base no nível de tensão nominal do sistema. No Brasil a Agência Nacional de Energia Elétrica (ANEEL, 2015) criou um documento a fim de regulamentar os procedimentos de distribuição de energia elétrica no sistema elétrico nacional, o PRODIST, cujo módulo 8 trata da qualidade da energia elétrica, focando nos limites de harmônicas de tensão na rede de distribuição.

1.4 Estrutura do Trabalho

Neste capítulo inicial é feita uma breve introdução, e são postas as bases e as justificativas da Correção do Fator de Potência (*Power factor Correction – PFC*). O Capítulo 2 contém uma revisão bibliográfica acerca dos vários tipos de retificadores e pré-reguladores ativos utilizados em PFC, bem como as técnicas de controle para PFC propostas para estes conversores. O Capítulo 3 apresenta o conversor proposto neste trabalho e faz uma análise quantitativa e qualitativa deste conversor. O Capítulo 4 é dedicado à demonstração matemática e explicação detalhada da técnica de PFC de que trata este trabalho, destacando suas vantagens e abrangências em relação às demais técnicas. O Capítulo 5 apresenta os passos para o projeto de controle da tensão no barramento cc do conversor através do método da análise da resposta em frequência. O Capítulo 6 traz os resultados de simulação, analisando a resposta do sistema em malha fechada frente a perturbações de carga e na tensão de entrada. O Capítulo 7 mostra os resultados experimentais obtidos em laboratório, bem como a análise de rendimento e desempenho para validação da estratégia de controle proposta para o conversor.

2 RETIFICADORES ATIVOS E CORREÇÃO DE FATOR DE POTÊNCIA

O princípio geral de funcionamento dos conversores aplicados à correção ativa de fator de potência segue por duas possíveis linhas de operação: A primeira delas consiste em impor à corrente de entrada a mesma forma de onda e a mesma fase da tensão de entrada; a segunda consiste em impor à corrente de entrada uma forma senoidal. A utilização do primeiro princípio implica que a corrente deve seguir as deformações da tensão de entrada, de forma a garantir que o faturamento de energia reativa seja nulo, ou seja, o fator de potência é unitário. Já quanto ao segundo princípio de operação, a corrente deve seguir uma forma senoidal independente das deformações de tensão a fim de reduzir o impacto das harmônicas de corrente no sistema elétrico. Do ponto de vista do equipamento e do faturamento, isso significa consumo e circulação de energia reativa, mas é benéfico se analisado no ponto de conexão com a rede. Neste trabalho, o foco principal está nos equipamentos e no faturamento. Portanto, é considerada a primeira forma de operação, segundo a qual a correção do fator de potência é obtido ao impor à corrente de entrada a mesma forma de onda e a mesma fase da tensão de entrada.

No campo de pesquisa dedicado à correção do fator de potência o conversor *Boost* se sobressai atuando como pré-regulador (WAKABAYASHI; CANESIN, 2002), (FILHO; PERIN, 2000), (CHEN; DAÍ, 2013), devido a sua simplicidade, eficiência e facilidade na obtenção da corrente de entrada com baixa distorção. Com o passar do tempo diversas variações do conversor *Boost* clássico foram desenvolvidas, além de novas estratégias de controle aplicadas a estes conversores para a obtenção de fator de potência unitário.

Este capítulo tem como objetivo principal apresentar uma revisão bibliográfica a respeito do tema, mostrando primeiramente vários tipos de retificadores monofásicos baseados no conversor *Boost* (Seção 2.1) e, em seguida, as variadas técnicas de controle para PFC pertinentes aos retificadores apresentados (Seção 2.2).


2.1 Retificadores Monofásicos

Os conversores ca-cc, ou retificadores, utilizados em PFC podem ser classificados utilizando diversos critérios: direção do fluxo de potência, sendo unidirecional ou bidirecional; estratégia de modulação, unipolar ou bipolar; disposição dos interruptores e diodos do estágio retificador, classificados como retificadores passivos, em meia ponte (*Bridgeless*) ou em ponte

completa (*full bridge*), entre outros. A seguir são descritos os principais tipos de conversores empregados em PFC baseados no conversor *Boost* monofásico, com o objetivo de evidenciar suas principais características, vantagens e desvantagens.

2.1.1 Pré-Regulador *Boost*

O retificador com pré-regulador *Boost* PFC clássico consiste em dois estágios em série: um retificador monofásico passivo em ponte completa e um conversor cc-cc *Boost*, conforme ilustrado na Figura 2.1 na qual uma carga genérica conectada à saída do conversor é representada por uma resistência.



Fonte: Adaptada de Borgonovo et al. (2005).

O conversor da Figura 2.1 é extremamente popular e um dos mais utilizados em aplicações com *Boost* PFC. O fato de o conversor utilizar apenas um interruptor torna o controle e a modulação extremamente simples. Operando no Modo de Condução Contínua (*Continuous Conduction Mode* - CCM), a corrente nos diodos D_1 , D_2 , D_3 , e D_4 são comutadas apenas na frequência da rede, permitindo a utilização de diodos de comutação lenta na ponte retificadora, o que reduz o custo do conversor. Além disso, pelo fato de o pré-regulador operar baseado na tensão retificada de entrada, não é necessário um circuito lógico a fim determinar se a tensão da rede está no semiciclo positivo ou negativo.


Por outro lado, neste conversor, em qualquer que seja a etapa de operação há sempre três semicondutores conduzindo corrente simultaneamente: dois diodos do retificador e o interruptor S_1 ou o diodo D_5 , o que pode prejudicar o rendimento do conversor. Outro ponto negativo desta topologia é o fato de toda a potência estar distribuída apenas entre o interruptor

S_1 e o diodo D_5 . Como consequência, a densidade de potência em cada um deles é maior, exigindo que componentes mais caros sejam utilizados.

2.1.2 Pré-Regulador Boost Interleaved

Um conversor semelhante ao anterior, mostrado na Figura 2.2, denominado de Pré-regulador *Boost interleaved* utiliza duas células iguais formando dois conversores *Boost* em paralelo. Trabalhos como os apresentados por (ANCUTI et al., 2014), (GIRAL; SALAMERO; SINGER, 1999) e (PINHEIRO et al., 1999) utilizam este conversor, seja para comparar sua eficiência com outras topologias, ou para propor novas técnicas de controle e modulação.

Figura 2.2 – Retificador passivo a diodo com pré-regulador *Boost interleaved*.




Fonte: Adaptada de Ancuti et al. (2014)

As vantagens descritas do pré-regulador clássico são igualmente válidas para o pré-regulador *interleaved*. A adição de uma nova célula em paralelo, conforme mostrado na Figura 2.2, tem como vantagem o fato de que a corrente de entrada se divide entre as duas células, de modo que L_1 e L_2 conduzem apenas a metade da corrente total de entrada. Como consequência as correntes média e eficaz nos interruptores, S_1 e S_2 , e nos diodos, D_6 e D_5 , são bem menores em relação à topologia clássica. Como vantagem, isso implica na redução da densidade de potência em cada um dos componentes, permitindo a utilização de componentes mais baratos. Uma vez que essas correntes são reduzidas pela metade em cada célula, as perdas por comutação e por condução em S_1 , S_2 , D_6 e D_5 tendem a ser reduzidas. Uma das desvantagens desta topologia é a necessidade de um número dobrado de magnéticos no circuito. No entanto, a redução da corrente em cada célula permite a utilização de elementos menores em comparação com a topologia *Boost* clássica.

2.1.3 Boost Bridgeless Clássico

O conversor *Bridgeless* clássico, apresentado na Figura 2.3 tem número reduzido de semicondutores, contando apenas com dois diodos superiores, D_1 e D_2 , e dois interruptores, S_1 e S_2 , que substituem os dois diodos inferiores do retificador em ponte completa.

Figura 2.3 – *Boost Bridgeless* clássico.




Fonte: Adaptada de Zhang et al. (2016)

Como descrito por Chen e Dai (2013), e Zhang et al., (2016) uma das principais vantagens do conversor *Bridgeless* é o fato de os interruptores S_1 e S_2 poderem receber o mesmo sinal de comando (acionamento simétrico), além de serem ambos referenciados ao ponto de conexão com o terra do circuito, o que torna mais simples o circuito de controle e comando dos interruptores. Além de o conversor *Boost Bridgeless* clássico ser uma das topologias que possui o menor número de semicondutores, apenas dois semicondutores conduzem simultaneamente durante cada etapa de operação, tornando-a uma topologia que pode apresentar baixas perdas por condução. Outra vantagem desta topologia é que se os dois interruptores forem comandados de forma simétrica, pode ser dispensado o uso de um circuito de detecção de zero a fim de diferenciar os semiciclos positivos e negativos da tensão de entrada. Os dois diodos D_1 e D_2 , por outro lado, operam em alta frequência, necessitando de dispositivos rápidos para substituir os diodos de comutação lenta do estágio retificador das duas topologias anteriores (pré-reguladores *Boost* clássico e o pré-regulador *Boost Interleaved*). De acordo com (CHEN; DAI, 2013), o conversor *Bridgeless* clássico apresenta ainda um elevado ruído de modo comum, causado pela carga e descarga das capacitâncias parasitas entre o negativo do capacitor C e o negativo da fonte de tensão.

2.1.4 Conversor Boost Bridgeless Interleaved

Derivado do conversor *Bridgeless* clássico descrito anteriormente, o conversor *Boost Bridgeless interleaved*, conforme descrito por Chen e Dai (2013) se diferencia do *Bridgeless* clássico pela adição de dois diodos de comutação lenta D_3 e D_4 , e um segundo indutor L_2 , como mostra o circuito da Figura 2.4. Neste circuito cada um dos indutores conduz apenas meio ciclo da corrente da rede, o que reduz o volume de cada um dos indutores. Assim como no *Bridgeless* clássico, os dois interruptores podem ser acionados com o mesmo sinal PWM, além de serem referenciados ao terra do circuito, simplificando o circuito lógico e de comando. Nesta topologia o ruído de modo comum é reduzido. Em contrapartida, o *Bridgeless interleaved* tem a desvantagem de, além de utilizar dois componentes magnéticos, possuir três semicondutores conduzindo em cada etapa de operação, o que faz com que as perdas por condução sejam ligeiramente maiores em relação ao *Bridgeless* clássico (Zhang et al., 2016).

Figura 2.4 – Boost Bridgeless Interleaved.




Fonte: Adaptada de Zhang et al. (2016)

2.1.5 Boost Bridgeless “Totem-Pole”

O conversor mostrado na Figura 2.5, descrito em Su, Zhang e Lu (2011) e Chen e Dai (2013), é baseado no *Bridgeless* clássico, com a diferença que os dois interruptores S_1 e S_2 são postos no mesmo braço do retificador, enquanto os diodos D_1 e D_2 são postos no braço oposto. Neste conversor as perdas por condução nos semicondutores são reduzidas pelo fato de existir apenas dois semicondutores conduzindo em cada uma das etapas de operação. As interferências causadas pelo ruído de modo comum são consideravelmente reduzidas. Os dois interruptores, S_1 e S_2 podem ser comutados de forma complementar, ou assimétrica,

simplificando a lógica de modulação. Por outro lado, este conversor exige um circuito de detecção de passagem pelo zero, visto que os dois interruptores operam de formas diferentes nos semiciclos positivo e negativo da rede. O fato de o interruptor S_1 não ser referenciado ao ponto em comum com o terra do circuito exige a utilização de um *driver* de isolamento do gatilho, exigindo maior complexidade do circuito de comando dos interruptores.

Figura 2.5 – *Boost Bridgeless “Totem-Pole”*.



Fonte: Adaptada de Chen e Dai (2013)


2.1.6 *Boost Bridgeless com Interruptor Bidirecional*

Outra variação do conversor *Boost Bridgeless* clássico, apresentado por Huang et al., (2017) utiliza um módulo bidirecional de interruptores, S_1 e S_2 , e quatro diodos de comutação rápida D_1 , D_2 , D_3 e D_4 , conforme mostra a Figura 2.6. Assim como no *Bridgeless* clássico, as perdas por condução nos semicondutores são reduzidas pelo fato de ter apenas dois semicondutores conduzindo em cada uma das etapas de operação. As interferências causadas pelo ruído de modo comum desaparecem com a utilização do diodo D_4 .

Os dois interruptores podem ser comutados de forma complementar, ou assimétrica, ou ainda, durante o semiciclo positivo, o interruptor S_1 é comutado pelo sinal de PWM, enquanto o interruptor S_2 permanece bloqueado. O contrário acontece durante o semiciclo negativo, quando o interruptor S_2 é comutado enquanto o interruptor S_1 permanece bloqueado. O conversor *Boost Bridgeless* com interruptor bidirecional exige um circuito de detecção de passagem pelo zero, visto que os dois interruptores operam de formas diferentes durante os semiciclos positivo e negativo. Como nenhum dos dois interruptores são referenciados ao ponto em comum com o terra, esta topologia exige a utilização de um circuito de *driver* isolador para

os gatilhos dos dois interruptores, exigindo maior complexidade do circuito de comando destes interruptores.

Figura 2.6 – *Boost Bridgeless* com interruptor bidirecional.




Fonte: Adaptada de Huang et al. (2017)

2.1.7 *Boost Bridgeless Pseudo “Totem-Pole”*

A Figura 2.7 mostra uma topologia derivada do conversor *Bridgeless “totem-pole”*, mostrado na Figura 2.5, equivalente a dois conversores *Boost* (LIU et al., 2011). Esta topologia recebe o nome de *Pseudo totem-pole* devido às posições das interruptores S_1 e S_2 . Durante o semiciclo positivo o indutor L_1 e o diodo D_3 estão em condução, com D_2 e S_2 comutando de forma complementar entre si na frequência de comutação. Durante o semiciclo negativo o indutor L_2 e o diodo D_1 estão em condução, com D_4 e S_1 comutando de forma complementar entre si na frequência de comutação.

Nesta topologia os sinais PWM para cada um dos interruptores deve ser discriminado com relação ao semiciclo de operação da corrente de entrada, necessitando da utilização de um circuito de detecção de zero a fim de identificar qual o semiciclo de operação. O fato de o interruptor S_1 não estar referenciado ao ponto comum do terra exige um circuito de driver para isolamento do gatilho deste interruptor. Esta topologia exige um circuito complexo de driver e de controle, tornando a implementação prática desta topologia menos atrativa em relação às demais.

Figura 2.7 – *Boost Bridgeless Pseudo “Totem-Pole”*.




Fonte: Adaptada de Chen e Dai (2013).

2.1.8 *Boost Half Bridge Bidirecional*

Todas as topologias apresentadas anteriormente permitiam o fluxo de potência apenas unidirecional, da fonte para a carga. Várias topologias, por outro lado foram propostas no sentido de permitir o fluxo bidirecional de potência. A Figura 2.8 mostra uma destas topologias, cujo estágio retificador é constituído por dois interruptores na configuração de meia ponte, e o link cc utiliza dois capacitores em série com ponto central conectado ao neutro da fonte.

Figura 2.8 – *Boost Half Bridge Bidirecional*.



Fonte: Adaptada de Chen e Dai (2013).

O conversor *Half-Bridge* da Figura 2.8 possui duas etapas de operação para cada semiciclo da rede. Na primeira etapa do semiciclo positivo, a interruptor S_2 conduz, promovendo um acúmulo de energia no indutor por um percurso que passa pelo capacitor C_2 . Na segunda etapa o interruptor S_2 bloqueia, permitindo que o indutor descarregue uma parcela de sua energia para a carga. Na primeira etapa do semiciclo negativo, o interruptor S_1 conduz,

acumulando energia no indutor através do capacitor C_L . Na segunda etapa o interruptor S_1 bloqueia, permitindo que o indutor entregue parte da energia acumulada para a carga.

Esta topologia possui algumas vantagens em relação às topologias anteriores, além do fato de permitir o fluxo bidirecional de potência. Como descrito no parágrafo anterior, em todas as etapas de operação há apenas um semiconductor ativo, reduzindo as perdas por condução. O número de semicondutores é o menor entre as demais topologias, pelo fato de não ser necessário utilizar diodos no estágio retificador, reduzindo o custo do conversor. O fato de utilizar um ponto central entre os capacitores de saída significa que cada um dos capacitores está submetido apenas à metade da tensão do barramento cc, permitindo a utilização de capacitores com custo e tamanho reduzidos.

O conversor *Half Bridge*, por outro lado possui algumas desvantagens. A utilização de apenas dois semicondutores faz com que a densidade de potência em cada um dos interruptores seja elevada, exigindo dispositivos com custo elevado. A topologia exige um circuito de driver para isolamento do gatilho da interruptor superior, o qual deve ser robusto suficiente para garantir que não haja curto de braço, o que é um dos riscos recorrentes a este tipo de estrutura. O fato de utilizar dois capacitores com ponto central, além de cada um dos capacitores passar um semiciclo inteiro descarregando, também exige que o controle garanta o equilíbrio das correntes e tensões nos capacitores.

2.1.9 Boost Full Bridge


Outra topologia de retificador *Boost* bidirecional é o retificador *Full Bridge* mostrado na Figura 2.9. Esta topologia é utilizada apenas em casos onde é necessário permitir o fluxo bidirecional de potência, pois utiliza quatro interruptores, enquanto as demais topologias exigiam apenas dois, além de necessitar de um circuito de driver de isolamento para cada um dos braços do conversor com adequada prevenção de curto-circuito de braço.

Assim como nas topologias *Bridgeless*, o retificador *full bridge* possui apenas dois semicondutores conduzindo em cada uma das etapas de operação, reduzindo as perdas por condução nos interruptores. Além disso, a potência total do circuito é distribuída através dos quatro interruptores, reduzindo a densidade de potência em cada uma, permitindo o uso de dispositivos com custo reduzido.

A robustez desta topologia é consideravelmente reduzida pelo risco dobrado de curto-circuito de braço. Para as duas modulações possíveis para esta topologia, não é necessário

a utilização de circuito de detecção de zero, visto que a informação a respeito de em qual semiciclo o conversor opera já está embutida na modulação.

Figura 2.9 – *Boost Full Bridge*.



Fonte: Próprio Autor.

2.2 Estratégias de Controle para Correção de Fator de Potência

Qualquer que seja a estratégia de PFC proposta, para qualquer topologia de conversor escolhida, a premissa básica para a obtenção de um fator de potência unitário é que a corrente de entrada tenha a mesma forma e fase da tensão de entrada, ou como descrito por Erickson e Maksimovic (2001), é necessário que “as formas de onda da corrente e da tensão possuam o mesmo formato (...) e a mesma fase”.

Embora as técnicas apresentadas a seguir estejam exemplificadas para um retificador monofásico com pré-regulador *Boost*, não há impedimento a que sejam adaptadas a qualquer um dos conversores apresentados anteriormente, respeitando suas respectivas particularidades.

Entre outras caracterizações possíveis, as principais técnicas de PFC em CCM podem ser divididas em dois grupos: técnicas com frequência de comutação constante e técnicas com frequência de comutação variável (SILVA, 2012).


As técnicas de PFC que operam com frequência de comutação constante podem ainda ser subdivididas em três grupos: controle direto da corrente, controle indireto da corrente e controle sem sensor de corrente. A seguir são descritas as principais estratégias de controle para a obtenção de elevado fator de potência.

2.2.1 Controle por Corrente de Pico

No controle por corrente de pico, como pode ser observado na Figura 2.9 um sinal de referência para a corrente I_{Ref} é gerado, multiplicando o *shape* da tensão de entrada retificada pelo sinal $v_c(t)$ resultante do compensador responsável pela regulação da tensão de saída.

Nesta estratégia de controle o interruptor S do conversor é acionado com uma frequência constante gerada a partir de um sinal de *clock*. O desligamento do interruptor é realizado por meio da comparação de três sinais: a corrente de referência I_{Ref} , um sinal de rampa externa, chamada de rampa de compensação (ROSSETTO; SPIAZZI; TENTI, 1994), e a rampa de subida da corrente no indutor que equivale à corrente que circula pelo interruptor. Dessa forma, o interruptor é desligado quando a soma da rampa externa com a rampa positiva da corrente no indutor é maior que a corrente de referência I_{Ref} .

Figura 2.10 – Boost PFC com controle por corrente de pico.



Fonte: Adaptada de Rossetto, Spiazzi e Tenti, (1994).

As principais vantagens da técnica por corrente de pico são a frequência de chaveamento constante, a ausência de um compensador de corrente e o fato de permitir medir apenas a corrente no interruptor, reduzindo as perdas por condução no resistor *shunt* de medição.


Como desvantagens, por outro lado, estão a necessidade de uma rampa de compensação externa, e o aumento da distorção de corrente para situações com carga leve.

2.2.2 Controle por Corrente Média

O controle por corrente média aplicado em PFC, conforme descrito por Rossetto, Spiazzi e Tenti (1994), consiste em tomar uma amostra da tensão senoidal de entrada e utilizá-la como valor de referência para um compensador de corrente, garantindo assim que a corrente drenada da rede elétrica tenha o mesmo formato e esteja em fase com a tensão de entrada.

Analisando a Figura 2.11, que mostra um diagrama funcional da técnica ora abordada, pode-se observar que a tensão de saída é controlada através de um compensador, responsável por comparar o sinal da tensão de saída realimentada com seu valor de referência V_{ref} . O sinal de saída desse compensador, $v_c(t)$, é então multiplicado pela tensão de entrada retificada, atenuada por um ganho K_{vin} , dando origem ao sinal de referência, I_{Ref} , do compensador de corrente que, por sua vez, é comparado com a corrente no indutor, $i_L(t)$, atenuada por um ganho K_i . O compensador de corrente, finalmente, gera um sinal de controle, $v_i(t)$, utilizado como onda moduladora, pelo bloco gerador do PWM de comando do interruptor S .


Figura 2.11 – Boost PFC com controle por corrente média.



Fonte: Adaptada de Rossetto, Spiazzi e Tenti (1994).

A Figura 2.12 apresenta um esboço de como se relacionam as formas de onda da amostra da corrente no indutor ($i_L(t)/k_i$), do sinal de referência do compensador de corrente (I_{Ref}) e de comando PWM do interruptor S .

Figura 2.12 – Formas de onda do controle por corrente média.




Fonte: Próprio autor.

Apesar de ser uma das técnicas mais utilizadas para PFC, existindo circuitos integrados específicos para esta estratégia, uma de suas principais desvantagens é o fato de exigir um compensador interno de corrente que torna complexa sua implementação, visto que na implementação do projeto do compensador devem ser levados em conta os diferentes pontos de operação do conversor dentro de um ciclo da rede (ROSSETTO; SPIAZZI; TENTI, 1994).

2.2.3 Controle por Histerese

O método de controle por histerese, assim como nos métodos por corrente média e corrente de pico, utiliza uma amostra da tensão retificada para a criação de uma banda de histerese. Utiliza, ainda, uma amostra da corrente do indutor. A funcionalidade desta técnica é ilustrada na Figura 2.13.


Figura 2.13 – *Boost* PFC com controle por Histerese.



Fonte: Adaptada de Rossetto, Spiazzi e Tenti (1994).

Os gráficos da Figura 2.14 mostram as principais formas de onda do controle por histerese, o qual consiste em fazer com que a corrente no indutor *Boost*, que é a própria corrente de entrada, esteja contida dentro da banda de histerese criada pelos sinais I_{RefSup} e I_{RefInf} , obtidos a partir da tensão retificada. Quando a amostra de corrente do indutor $i_L(t)/k_i$ atinge o limite superior da banda de histerese I_{RefSup} , o *latch RS* comanda o desligamento do interruptor, fazendo com que a corrente no indutor decresça. Quando a amostra da corrente do indutor alcança o limite inferior da banda de histerese, I_{RefInf} , o *latch RS* comanda o religamento do interruptor, fazendo com que a corrente volte a crescer até alcançar novamente o limite superior da banda de histerese e assim sucessivamente.

Figura 2.14 – Formas de onda de corrente e comando do controle por Histerese.



Fonte: Próprio autor.

O controle por histerese possui algumas vantagens em relação aos controles por corrente média e por corrente de pico, podendo ser destacados a ausência de compensador de corrente e de rampa de compensação, e principalmente o fato de apresentar uma distorção harmônica extremamente reduzida em relação às duas técnicas anteriores, desde que a banda de histerese seja adequadamente ajustada.

A principal desvantagem do controle por histerese na forma clássica apresentada é a operação com frequência variável, resultando em frequências extremamente elevadas nas regiões de baixa corrente, o que exige que o projeto seja avaliado para toda a faixa de frequência que o conversor pode operar, além de acarretar maiores perdas por chaveamento devido às elevadas frequências, e necessitar da utilização de componentes que suportem toda a faixa de frequência de operação. Existem técnicas de histerese derivadas da forma clássica que utilizam frequência constante, e formas de evitar as elevadas frequências nas regiões de baixa corrente, evitando as principais desvantagens de sua forma clássica.

2.2.4 Técnicas de Controle Indireto da Corrente

As principais desvantagens apontadas nos controles por corrente média e por corrente de pico são a necessidade de um controlador de corrente cuja sintonia não é de simples execução, ou da necessidade de uma rampa externa de compensação, que pode prejudicar a distorção de corrente em certas operações. Com isso em vista, uma nova perspectiva sobre a correção do fator de potência, enraizada no conceito de resistência emulada (YAAKOV; ZELTSER, 1999), resultou no desenvolvimento de técnicas de controle com frequência de comutação constante, que dispensam a necessidade de um compensador de corrente e/ou de amostragem da tensão de entrada, este último fator comum a todas as técnicas apresentadas até agora.

Partindo do princípio de que a dinâmica do conversor operando com fator de potência unitário deve se aproximar do comportamento de uma carga puramente resistiva, surge uma nova classe de técnicas de controle para PFC denominada de controle indireto, cuja nomenclatura se dá pelo fato de a corrente ser controlada sem que haja a necessidade uma forma de onda de referência para ela.


O desenvolvimento analítico desse pressuposto demonstra que o sinal de corrente no indutor pode ser utilizado diretamente como sinal de modulação para o PWM, sem que necessite passar por um compensador de corrente ou ser comparado com algum sinal de

referência, garantindo a operação com fator de potência unitário (SILVA, 2012). As seções a seguir descrevem as três principais estratégias de controle indireto de corrente.

2.2.4.1 One-Cycle-Control

Proposta originalmente por (LAI; SMEDLEY, 1998) para o controle de conversores cc-cc, a técnica *One-Cycle-Control* (OCC) também se mostrou adequada ao controle de pré-reguladores de fator de potência, sendo aqui classificada como uma técnica de controle indireto por portadora variável. Tem seu princípio de funcionamento baseado na geração de uma portadora que é o resultado da integração da saída do compensador responsável pela regulação da tensão de saída do pré-regulador.

Observando o diagrama funcional dessa técnica, apresentado na Figura 2.15, é possível notar que o sinal de corrente no indutor $i_L(t)$, atenuado por um ganho k_i , é utilizado diretamente como sinal modulador. Um sinal de *Clock* com frequência constante está conectado à entrada “Set” de um *Flip-Flop RS* garantindo a comutação com periodicidade fixa.




Fonte: Adaptada de Silva (2012).

Assim, como mostra a Figura 2.16, quando o sinal de *Clock* está em nível lógico alto, a saída Q é ligada, e \bar{Q} é desligada, fazendo com que o interruptor desligue e o integrador inicie a integração do sinal de saída $v_c(t)$ do compensador responsável pela regulação da tensão de saída do pré-regulador. No instante em que a portadora se iguala ao valor do sinal de realimentação da corrente no indutor, o comparador ativa a entrada “Res” do *Flip-Flop*, fazendo

com que a saída Q seja desligada, e \bar{Q} religada, reiniciando o integrador e ligando, portanto, o interruptor. O integrador permanece desligado até que o sinal de *Clock* volte a ser ativado, dando início a todo o processo novamente.

Figura 2.16 – Formas de onda do *one-cycle control*.




Fonte: Próprio autor.

Assim, nesta vertente do controle indireto, o controle do fluxo de potência do retificador se dá pela através da influência do sinal de controle, $v_c(t)$, no valor de pico da portadora. Assim, a resistência emulada é inversamente proporcional ao sinal de controle $v_c(t)$, ou seja, quanto maior é o sinal $v_c(t)$ menor é a resistência emulada e maior a corrente drenada pelo retificador da fonte de entrada.

2.2.4.2 Self Control

A técnica denominada de *Self Control*, ou auto-controle, foi proposta por Borgonovo et al. (2005) e já nasce voltada para o controle do conversor boost como pré-regulador de fator de potência. Nesta estratégia, ao contrário do OCC, é utilizada uma portadora triangular fixa. A tensão de saída é controlada através da amplitude do sinal modulador, ou seja, variando o ganho de realimentação da corrente. O circuito básico do *Boost PFC* que utiliza a técnica *Self Control* está ilustrado na Figura 2.17. A corrente do indutor $i_L(t)$ é medida e atenuada por um ganho k_i . Este sinal é então multiplicado pelo resultado do compensador responsável pela regulação da tensão de saída do pré-regulador, $v_c(t)$, e o resultado é, então, comparado com uma portadora triangular, $v_t(t)$, de frequência e amplitude fixas.


Figura 2.17 – Boost PFC utilizando auto controle (*Self Control*).



Fonte: Adaptada de Silva (2012).

A Figura 2.18 mostra as formas de onda típicas do *Self-Control*, o sinal da portadora, e o sinal modulador retirado da corrente do indutor multiplicado pela saída do compensador de tensão.

Figura 2.18 – Formas de onda do auto controle (*self-control*).



Fonte: Próprio autor.

Assim, nesta vertente do controle indireto, o controle do fluxo de potência do retificador se dá pela através da variação do ganho de corrente com o produto do sinal de controle, $v_c(t)$. Assim, ao contrário do OCC, a resistência emulada é diretamente proporcional ao ganho de corrente e inversamente proporcional à corrente drenada pelo retificador da fonte de entrada.


Alguns trabalhos recentes aplicam a técnica de *Self Control* em sistemas de conversão de energia eólica (*Wind Energy Conversion System – WECS*), utilizando geradores síncronos de ímã permanente (*Permanent Magnet Synchronous Generator – PMSG*), dentre os quais podem ser destacados (GUIMARÃES, 2016) e (ALMEIDA; DEMERCIL, 2013). O

primeiro propõe um WECS para injeção na rede, e o segundo, um carregador de baterias a partir de um PMSG com turbina de eixo vertical.

2.2.4.3 Self Control com portadora modificada


Uma terceira técnica proposta por Silva (2012) uniu as vantagens do *One-Cycle-Control* e do *Self Control*, partindo dos fundamentos matemáticos descritos em (YAAKOV; ZELTSER, 1999). Nesta técnica a amostra de corrente do indutor, $i_L(t)/k_i$, é utilizada diretamente como sinal de modulação, e o sinal da portadora $v_i(t)$ é multiplicado pela saída do compensador responsável pela regulação da tensão de saída do pré-regulador, $v_c(t)$. Dessa forma, o princípio do auto controle é mantido, mas operando com portadora variável, como no OCC. A Figura 2.19 mostra o circuito de controle para a técnica de auto controle com portadora variável, enquanto a Figura 2.20 mostra as principais formas de onda envolvidas no processo de controle.

Figura 2.19 – Boost PFC utilizando *Self Control* com portadora variável.



Fonte: Adaptada de Silva (2012).

Figura 2.20 – Formas de onda do *Self Control* com portadora variável.




Fonte: Próprio autor.

2.2.5 Técnicas de Controle sem Sensor de Corrente (*Sensorless*)

Embora tenham eliminado a necessidade de uma malha de corrente e de um sensor de tensão, as técnicas de controle indireto descritas acima ainda apresentam a necessidade da utilização de um sensor para a leitura da corrente de entrada. Este sensor de corrente, em algumas aplicações, pode elevar o custo dos conversores. Em contraponto a este fato, surgiram técnicas que passaram a dispensar a utilização de sensoriamento da corrente no indutor. Na seção a seguir estão descritas as principais estratégias de PFC que não utilizam sensor de corrente, por isso chamadas de *sensorless*.

Todas as técnicas apresentadas nesta seção possuem em comum, além do fato de não utilizarem sensor de corrente, a utilização de um sistema de controle digital. A característica básica destas estratégias de controle é a utilização das informações da tensão de entrada e tensão de saída como base de controle. A Figura 2.21 mostra o esquema usual de um pré-regulador *Boost* monofásico utilizado nas técnicas de PFC *sensorless*.

Figura 2.21 - Configuração usual para técnicas PFC *sensorless*.




Fonte: Próprio autor.

Lopez et al. (2014) apresenta uma proposta de PFC sem sensor de corrente, partindo do conceito da Reconstrução da Corrente (*Current Rebuilding*), segundo o qual a corrente no indutor, $i_L(t)$, pode ser estimada a partir da integração da tensão sobre o indutor. Uma vez que as únicas informações de tensão que a técnica utiliza são as tensões de entrada, v_{in} , e saída, v_{out} , a tensão v_L no indutor deve ser estimada em função apenas da soma ou subtração destas duas, nos instantes em que o interruptor se encontra ligado ou desligado. A partir desta corrente “reconstruída”, o controle da corrente é realizado como no controle por corrente média, porém

em um dispositivo de controle digital. A Figura 2.22 mostra o diagrama de blocos interno para a estratégia de controle por reconstrução de corrente.

Figura 2.22 – Estratégia de reconstrução de corrente.




Fonte: Adaptada de Lopez et al. (2014).

Sanchez et al. (2014) propõe uma técnica de controle baseada em sinais de razão cíclica pré-calculados. Nesta proposta é desenvolvida uma equação que define, para uma condição de operação específica, qual deve ser a razão cíclica do interruptor para cada período de comutação. Dessa forma, cada período de comutação é associado a um valor de razão cíclica armazenado na memória do dispositivo. A tensão de entrada deve ser lida a fim de garantir o sincronismo entre os valores armazenados e seu respectivo período de comutação. A principal desvantagem desta técnica é o fato de ser limitada a condições de operação predefinidas, e necessitar ser reprogramada caso haja alguma variação de projeto, o que restringe a autonomia da técnica.

Finazzi et al. (2010), em uma técnica similar à de razão cíclica pré-calculada, propõe uma técnica denominada de controle pré-programado. O princípio da proposta é dividido em dois estágios de operação: o estágio no qual o dispositivo digital está sendo programado, seguido do estágio já programado. O estágio “programando” consiste em utilizar um conversor com alguma das técnicas de controles analógicas clássicas, como o controle por corrente média, por exemplo, e armazenar o sinal de PWM na memória do dispositivo de controle digital, para várias condições de operação. Em seguida, este dispositivo pode passar a operar no modo programado, gerando os pulsos PWM na sequência armazenada na memória, considerando que o conversor seja idêntico ao utilizado no modo “programando” e operando nas mesmas condições. Apesar de ser uma técnica com lógica e implementação simples, torna-se desvantajosa pelo fato de necessitar de um sistema de potência com outra técnica implementada, de forma que não é possível operar de forma autônoma.

Uma das propostas mais consolidadas no campo do controle sem sensor de corrente é apresentado por Chen (2008), com pequenas variações em Chen (2009), Chen, Wu e Liao (2010), e Chen et al. (2014). Denominada em Chen (2008) como *Duty Phase Control*, é uma forma de PFC baseada no controle de fase da razão cíclica. Na Figura 2.23 está representado um diagrama de blocos equivalente ao método de controle proposto para o *Duty Phase Control*. A estratégia consiste em extrair uma forma de onda senoidal retificada da entrada, e modificar sua fase por um ângulo θ , proveniente do compensador responsável por regular a tensão de saída, através de um bloco de *phase shift*. Esta senoide retificada com fase modificada é multiplicada pela relação entre o valor de pico da tensão de entrada e o valor médio da tensão de saída, gerando assim um sinal de controle, v_{cont} , que é comparado com uma onda triangular a fim de gerar o sinal de PWM para o conversor.

Figura 2.23 – Diagrama de controle do *Duty Phase Control*.



Fonte: Adaptada de Chen (2008) e Chen, Wu e Liao (2010).

O processamento matemático e computacional é mais rebuscado em comparação às técnicas anteriores, uma vez que exige a utilização de PLL e uma lógica de deslocamento de fase. Isso torna a técnica totalmente autônoma, independente das condições de operação. Por outro lado, exige maior capacidade de programação e de processamento. Outra desvantagem da técnica é que o equacionamento descrito considera que a tensão de entrada seja perfeitamente senoidal, sem componentes harmônicas. Assim, para a técnica, qualquer deformação na forma de onda da tensão de entrada acarreta em uma redução do fator de potência.

2.3 Proposta do Trabalho

O objetivo deste trabalho é apresentar, desenvolver e demonstrar a proposta de uma técnica de PFC *sensorless* aplicada ao conversor *Boost Bridgeless* monofásico. A técnica aqui apresentada propõe unir as principais vantagens e excluir algumas desvantagens comumente encontradas nas técnicas apresentadas ao longo deste capítulo.

O princípio da estratégia de controle desenvolvida neste trabalho consiste no fato de que o próprio sinal da tensão de entrada do conversor ser utilizado diretamente como sinal modulador, desde que este sinal seja deslocado por um determinado ângulo em relação à forma de onda da tensão de entrada. O fator de potência é, portanto, corrigido simplesmente ao atrasar a forma de onda da tensão de entrada e aplicar este sinal deslocado no tempo diretamente como sinal modulador, podendo a partir deste ponto ser denominada de Controle Indireto por Deslocamento de Amostra de Tensão (CIDAT).


Esta proposta apresenta diversas vantagens em relação às demais técnicas. Primeiramente, é dispensada a utilização de um circuito para o controle direto da corrente, como nos casos do controle por corrente média ou histerese. Por essa razão o CIDAT pode ser classificado como controle indireto de corrente. Além disso, diferente do controle por histerese, esta técnica possui modulação PWM clássica, com frequência de comutação constante. Em comparação às técnicas de controle indireto de PFC (*One-Cycle Control* e *Self Control*, por exemplo) o CIDAT não utiliza sensor de corrente, cuja utilização pode elevar o custo do conversor, sendo enquadrada dentro do grupo de conversores PFC *sensorless*.

O CIDAT apresenta ainda algumas vantagens em relação às várias técnicas de PFC *sensorless* descritas na seção anterior. A grande maioria delas exige um circuito de sincronismo com a tensão da rede (como *Phase Locked Loop* - PLL) e/ou necessitam de um controlador digital com elevada capacidade de processamento computacional ou de armazenamento. Isso faz com que algumas delas possuam certa complexidade para implementação. O algoritmo do CIDAT, por outro lado é simples, e consiste apenas de uma lógica para Amostragem – Esperar – Aplicar, não sendo necessário grande esforço computacional ou sincronismo com a tensão da rede, uma vez que este sincronismo já está embutido na amostragem da tensão. Outra vantagem do CIDAT em relação a algumas técnicas de PFC *sensorless* está no fato de que a tensão de entrada do conversor não necessita ser uma forma puramente senoidal, garantindo fator de potência elevado para quaisquer formas de onda periódicas na entrada. Esta consideração é de suma importância, uma vez que a tensão da rede elétrica possui a presença de componentes harmônicas que distorcem sua forma de onda. Consequentemente, a circulação de uma corrente

senoidal pura acarretaria, ironicamente, na circulação de reativo no circuito de alimentação. Portanto, a abordagem adotada no CIDAT o torna o mais transparente possível, em termos de fator de potência, para o sistema elétrico.

Considerando as várias topologias de conversores apresentados anteriormente, levando em consideração as vantagens e desvantagens, bem como as exigências do que é proposto neste trabalho, optou-se por utilizar o conversor *Boost Bridgeless* clássico. Uma vez que o objetivo principal deste trabalho é desenvolver e aplicar uma técnica de PFC, não é necessária a utilização de um conversor bidirecional. Além disso, a topologia *Bridgeless* clássica possui volume e perdas reduzidas, além de exigir um circuito simples de controle e comando para os interruptores. A Figura 2.24 mostra o esquema básico do circuito de potência e de controle proposto para este trabalho.

Figura 2.24 – Topologia de *Boost* PFC proposta utilizando CIDAT.



Fonte: Próprio autor.

2.4 Resumo Comparativo das Técnicas

A Tabela 2.1 mostra um breve resumo comparativo entre as várias técnicas descritas anteriormente, abordando as vantagens e desvantagens de cada uma delas. Como uma das propostas do CIDAT é unir as principais vantagens e reduzir as desvantagens, é possível observar tal característica se comparado com as demais técnicas de controle.

Tabela 2.1 – Resumo comparativo das técnicas de PFC.

Técnica de PFC	Vantagens					Desvantagens					
	Sem sensor de corrente	Frequência Constante	Sem malha de corrente	Digitalização Simples	Baixo custo	Sensor de Corrente	Frequência Variável	Malha de corrente	Rampa de compensação	Distorção em carga leve	Digitalização Complexa
Corrente de Pico											
Corrente Média											
Histerese											
OCC											
Self Control											
Self Control com portadora modificada											
Current Rebuilding											
Precalculated Duty Cycle											
Controle Pré-Programado											
Duty Phase Control											
CIDAT											

Fonte: Próprio Autor.

2.5 Conclusão

Este capítulo foi dedicado à revisão bibliográfica dos principais tipos de conversores monofásicos baseados no conversor *Boost* operando com PFC, além de apresentar e descrever as principais técnicas de PFC encontradas na literatura.

Na seção 2.1 foram apresentados os principais tipos de conversores *Boost* monofásicos, os quais são diferenciados quanto ao fluxo de potência (unidirecional ou bidirecional) e ao tipo de modulação (unipolar, simétrico e assimétrico). Para cada um dos conversores são descritas as vantagens e desvantagens em sua utilização. A seção 2.2 trouxe uma descrição das principais técnicas de controle para correção ativa de fator de potência, divididas em controle direto, indireto e sem sensor de corrente. Na seção 2.3 está descrita de forma geral qual é a proposta do trabalho, apresentando o conversor proposto no qual é testada, além de descrever a técnica de PFC desenvolvida neste trabalho, denominada de CIDAT.

Até o presente capítulo os esforços foram concentrados em mostrar um esboço geral do plano de fundo geral envolvendo a correção ativa de fator de potência utilizando retificadores tipo *Boost* monofásico. Os capítulos seguintes são dedicados à formalização e demonstração da estratégia de controle CIDAT aplicada ao retificador *Boost Bridgeless* monofásico.

3 CONTROLE INDIRETO POR DESLOCAMENTO DE AMOSTRA DE TENSÃO


Antes de dar prosseguimento à abordagem do projeto do conversor, é necessário que sejam estabelecidas as bases teóricas e matemáticas do Controle Indireto por Deslocamento de Amostra de Tensão (CIDAT). Com isto em foco, este capítulo é dedicado à demonstração matemática do CIDAT, bem como à explicação detalhada de seu princípio de funcionamento.

Para tanto, é necessário partir das seguintes considerações iniciais, para fins de compreensão: em primeiro lugar a técnica é apresentada operando sobre um retificador clássico com pré-regulador *Boost*, visto que seu funcionamento básico pode se estender às demais topologias baseadas no conversor tipo elevador, o que inclui o retificador *Boost Bridgeless* estudado neste trabalho; Além disso, as equações descritas a seguir consideram que a forma de onda da tensão de entrada seja uma forma de onda periódica, mas não necessariamente senoidal, assegurando a eficácia da técnica mesmo sob condições de distorção harmônica da tensão.

3.1 Demonstração e Fundamentação Matemática

A estrutura do retificador *Boost* PFC pode ser representada por um circuito equivalente simplificado (BORGONOVO, 2005), composto por um indutor de interface L e uma fonte controlada $v_s(t)$, conforme ilustrado na Figura 3.1.

Figura 3.1 – Circuito equivalente do conversor *Boost* PFC.



Fonte: Adaptada de Borgonovo, 2005.

Seja $v_{in}(t)$ a tensão de alimentação do retificador boost PFC, que é uma onda periódica composta por uma componente fundamental e n componentes harmônicas. Tendo como premissa a operação com elevado fator de potência, a corrente no indutor, $i_L(t)$, deve

possuir o mesmo formato e estar em fase com $v_{in}(t)$. Ademais, sendo R a resistência emulada pelo conversor *Boost* PFC, pode-se afirmar que:

$$i_L(t) = \frac{v_{in}(t)}{R} \quad (3.1)$$

Utilizando a transformada de Fourier, é possível decompor a tensão $v_{in}(t)$ e a corrente $i_L(t)$ de entrada como a soma de n componentes harmônicas, em função da frequência angular fundamental ω :

$$v_{in}(t) = \sum_{k=1}^n [V_{mk} \text{sen}(k\omega t + \varphi_k)] \quad (3.2)$$

e

$$i_L(t) = \sum_{k=1}^n \left[\frac{V_{mk}}{R} \text{sen}(k\omega t + \varphi_k) \right] \quad (3.3)$$

Nas quais V_{mk} é a amplitude máxima e φ_k o ângulo referente à posição inicial da k -ésima componente harmônica. Analisando a malha de tensão da Figura 3.1, a tensão controlada $v_s(t)$ é dada por:

$$v_s(t) = v_{in}(t) - v_L(t) \quad (3.4)$$

Por definição, a relação entre a tensão, $v_L(t)$, e a corrente no indutor, $i_L(t)$, é:

$$v_L(t) = L \cdot \frac{di_L(t)}{dt} \quad (3.5)$$

Aplicando a Equação (3.3) à Equação (3.5), a tensão no indutor pode ser escrita como uma soma de n componentes cossenoidais:

$$v_L(t) = \sum_{k=1}^n \left[\frac{k \cdot L \cdot \omega \cdot V_{mk}}{R} \cdot \cos(k\omega t + \varphi_k) \right] \quad (3.6)$$

Substituindo as Equações (3.2) e (3.6) na Equação (3.4), esta pode ser reescrita como:

$$v_s(t) = \sum_{k=1}^n \left[V_{mk} \text{sen}(k\omega t + \varphi_k) - \frac{k \cdot L \cdot \omega \cdot V_{mk}}{R} \text{cos}(k\omega t + \varphi_k) \right] \quad (3.7)$$

A manipulação da Equação (3.7) se tornaria exaustiva tomando-a na forma em que se encontra expressa acima. A fim de simplificar a equação é preciso recorrer a uma propriedade trigonométrica que envolve a soma (ou subtração) de senos e cossenos de mesma frequência angular. A soma de senos e cossenos de mesma frequência pode ser simplificada por uma senoide com certo ângulo de atraso da senoide original:

$$A_k \text{sen}(x_k(t)) + B_k \text{cos}(x_k(t)) = \sqrt{A_k^2 + B_k^2} \cdot \text{sen} \left(x_k(t) + \text{arctg} \left(\frac{A_k}{B_k} \right) \right) \quad (3.8)$$

Comparando as Equações (3.7) e (3.8), os termos A_k , B_k e $x_k(t)$ são, portanto, equivalentes a:

$$A_k = V_{mk} \quad (3.9)$$

$$B_k = -\frac{k \cdot L \cdot \omega \cdot V_{mk}}{R} \quad (3.10)$$

$$x_k(t) = k\omega t + \varphi_k \quad (3.11)$$

Aplicando a propriedade definida pela Equação (3.8), e aplicando as expressões das Equações (3.9) a (3.11), cada termo da Equação (3.7) pode então ser representado por uma função senoidal na k -ésima frequência defasada de um determinado ângulo e com um determinado valor de pico:

$$v_s(t) = \sum_{k=1}^n \left[\sqrt{V_{mk}^2 + \left(\frac{k \cdot L \cdot \omega \cdot V_{mk}}{R} \right)^2} \cdot \text{sen} \left[k\omega t + \varphi_k + \text{arctg} \left(-\frac{k \cdot L \cdot \omega}{R} \right) \right] \right]. \quad (3.12)$$

Na Equação (3.12) há duas aproximações possíveis que simplificam a expressão. Considerando que a corrente de entrada não deve possuir componentes harmônicas de ordens

extremamente elevadas, é possível assumir que k não assumirá valores elevados. Dessa forma é possível aplicar a seguinte relação:

$$\frac{k \cdot L \cdot \omega}{R} \ll 1 \quad (3.13)$$

Esta consideração implica que a amplitude de cada componente da Equação (3.12) pode ser aproximada simplesmente por V_{mk} , Portanto, a amplitude de $v_s(t)$ permanecerá a mesma amplitude da tensão de entrada.

A segunda consideração parte da anterior, ou seja, se o pressuposto da Equação (3.13) é atendido, a tangente do ângulo da Equação (3.12) cresce de forma aproximadamente linear com a variação de k . Assim é possível assumir que:

$$\arctg\left(-\frac{k \cdot L \cdot \omega}{R}\right) \cong k \cdot \arctg\left(-\frac{L \cdot \omega}{R}\right) \quad (3.14)$$

O ângulo do segundo termo da igualdade da Equação (3.14) doravante é denominado θ :

$$\theta = \arctg\left(\frac{L \cdot \omega}{R}\right) \quad (3.15)$$

Portanto, aplicando as Equações (3.14) e (3.15) na Equação (3.12):

$$v_s(t) = \sum_{k=1}^n V_{mk} \cdot \text{sen}[k(\omega t - \theta) + \varphi_k] \quad (3.16)$$

A resistência emulada R pode ser representada em termos da tensão eficaz de entrada V_{rms} , da potência de saída, P_{out} , e do rendimento do conversor, η :

$$R = \frac{\eta \cdot V_{rms}^2}{P_{out}} \quad (3.17)$$

Aplicando a Equação (3.17) na Equação (3.15), encontra-se uma expressão para θ , denominado ângulo de carga, o qual pode ser expresso em termos de P_{out} e V_{rms} :

$$\theta = \arctg\left(\frac{L \cdot \omega \cdot P_{out}}{\eta \cdot V_{rms}^2}\right) \quad (3.18)$$

Observando a Equação (3.17) percebe-se que a resistência emulada pelo retificador tem uma relação de proporcionalidade inversa com a potência por ele entregue a carga. Além disso, segundo a Equação (3.18), essa resistência emulada, e por conseguinte a potência entregue a carga, é controlada pelo ângulo θ que, por isso, é também denominado de ângulo de carga.

Comparando as Equações (3.2) e (3.16), a Equação (3.16) que define a tensão da fonte controlada, $v_s(t)$, sob a condição de operação com fator de potência unitário pode ser representada como uma forma de onda idêntica à da tensão de entrada, Equação (3.2), porém atrasada no tempo em θ/ω segundos:

$$v_s(t) = v_{in}\left(t - \frac{\theta}{\omega}\right) \quad (3.19)$$

O termo θ/ω é o equivalente ao tempo de atraso da amostra de tensão, e a partir de agora é representado por t_{delay} . A Equação (3.19) pode então ser representada por:

$$v_s(t) = v_{in}(t - t_{delay}) \quad (3.20)$$

Fica, portanto, demonstrado que um retificador tem a operação com elevado fator de potência garantida pela utilização de uma amostra da tensão da entrada deslocada no tempo como sinal modulador, naturalmente, desde que tal retificador possa ser representado pelo modelo da Figura 3.1 e que sua estrutura de potência respeite as condições definidas pelas Equações (3.13) e (3.14). Nessa nova perspectiva, o controle da potência drenada pelo retificador é feito através de t_{delay} , já que ele próprio depende do ângulo de carga θ .

A fonte controlada $v_s(t)$ depende da razão cíclica para o acionamento do interruptor do conversor. De acordo com Borgonovo (2005), Chen (2008) e Chen (2009), o padrão da razão cíclica $D(t)$ para retificadores *Boost* é:

$$D(t) = 1 - \frac{|v_s(t)|}{v_{out}} \quad (3.21)$$


Aplicando a Equação (3.20) à Equação (3.21), é possível representar a lei de controle $D(t)$ com base apenas na tensão retificada de entrada e na tensão de saída do retificador:

$$D(t) = 1 - \frac{|v_{in}(t - t_{delay})|}{v_{out}} \quad (3.22)$$

A Equação (3.22) representa matematicamente o fundamento da técnica CIDAT, demonstrando que, respeitados os pressupostos já mencionados, a simples aplicação do padrão de razão cíclica a partir do deslocamento temporal da tensão de entrada garante a operação com elevado fator de potência e o pleno controle do fluxo de potência do retificador.

A fim de exemplificar graficamente o princípio matemático demonstrado, a Figura 3.2 mostra um exemplo de forma de onda para a tensão de entrada, juntamente com a tensão controlada dada pela Equação (3.17).


Figura 3.2 - Exemplo de forma de onda da tensão controlada $v_s(t)$ comparada com a tensão de entrada $v_{in}(t)$.



Fonte: Próprio Autor

A Figura 3.3 representa o sinal modulador da razão cíclica para a mesma forma de onda exemplificada na Figura 3.2.


Figura 3.3 - Representação gráfica da Equação (3.22).



Fonte: Próprio Autor.

3.2 Princípio de Funcionamento do CIDAT

A fim de demonstrar o funcionamento do CIDAT, seja o conversor *Boost* PFC da Figura 3.4 formado por uma ponte retificadora não controlada e um pré-regulador *Boost*. O sistema de controle é feito digitalmente por meio de um microcontrolador de baixo custo, bastando que disponha de pelo menos dois canais ADC e de um periférico PWM. A tensão de entrada $v_{in}(t)$ é uma função periódica qualquer, senoidal ou não. Inicialmente a tensão retificada $|v_{in}(t)|$ e a tensão de saída v_{out} são medidas pelo microcontrolador, cujos sinais são atenuados pelos ganhos k_{vin} e k_{vout} , respectivamente, a fim de garantir que os valores de tensão medidos estejam dentro do valor de tensão máximo suportado pelo microcontrolador.

Figura 3.4 - *Boost* PFC com CIDAT.


Fonte: Próprio Autor.

Seja a forma de onda da tensão de entrada retificada $|v_{in}(t)|$, atenuada pelo valor da tensão de saída v_{out} , conforme mostra a Figura 3.5. Atrasando a forma de onda $|v_{in}(t)|/v_{out}$ em um tempo t_{delay} , equivalente a um ângulo de carga definido como θ rad, e aplicando esta

tensão como o sinal complementar de modulação do PWM, é garantida a operação com elevado fator de potência do retificador.

Visto que a técnica CIDAT é aplicada digitalmente, a tensão deslocada no tempo deve ser amostrada pelo ADC em cada ciclo do programa. Assim, ela terá um padrão discreto. Esta característica implica que t_{delay} deve possuir um valor mínimo equivalente ao tempo gasto para a execução de um ciclo do algoritmo do microcontrolador. Quando o conversor opera com carga extremamente leve, resultando em um ângulo de carga muito pequeno e, portanto, em um t_{delay} exíguo, sem que isso tenha sido devidamente considerado no projeto, a corrente de entrada passa a apresentar deformações na passagem pelo zero, causando uma leve redução no fator de potência.

Figura 3.5 – Princípio de operação do deslocamento temporal de amostra de tensão.



Fonte: Próprio Autor.

3.3 Algoritmo de Controle Digital do CIDAT


Na Figura 3.6 é apresentado o fluxograma equivalente do algoritmo do programa principal do CIDAT. O programa é dividido em duas partes: uma rotina principal, responsável pelo deslocamento da tensão, Figura 3.6(a), e uma rotina de interrupção que executa o controle digital, Figura 3.6(b).

Analisando os passos apresentados pelo fluxograma da Figura 3.6(a), o programa segue a seguinte lógica: inicialmente a tensão retificada de entrada é lida por um dos canais do conversor AD, e cujo resultado em seguida é dividido pelo valor da tensão cc de referência. Este último passo pode ser eliminado caso o projetista opte por realizar a divisão de forma analógica, no próprio divisor resistivo da tensão de entrada. Após o resultado da divisão, o programa carrega o valor de t_{delay} , o qual é o resultado da rotina de interrupção mostrada na

Figura 3.6(b). É iniciado um *loop* de contagem de tempo, até que o tempo de espera seja o mais próximo ao tempo t_{delay} . Passado o tempo de espera, o valor da tensão lida pelo conversor AD dividida pela tensão de referência é utilizado como sinal de modulação e carregado no PWM do dispositivo.

A rotina representada pela Figura 3.6(b) é responsável pela regulação da tensão de saída do retificador através da determinação do valor de t_{delay} através de um PI digital. O valor de t_{delay} calculado por esta rotina é carregado dentro do *loop* principal da Figura 3.6(a).


Figura 3.6 – (a) Fluxograma da rotina principal e (b) da rotina de interrupção do CIDAT.



Fonte: Próprio Autor.

A Figura 3.7 mostra a lógica de controle do CIDAT descrita acima na forma de diagrama de blocos, considerando a operação em malha fechada.

Figura 3.7 – Representação do CIDAT em diagrama de blocos para operação em malha fechada.



Fonte: Próprio Autor.

3.4 Conclusão

Neste capítulo foram estabelecidos os fundamentos teóricos e matemáticos da técnica proposta neste trabalho. Conforme demonstrado, apesar do desenvolvimento matemático que envolve a técnica CIDAT, conclui-se com o resultado obtido que a implementação do controle por deslocamento da amostra de tensão não exige grande capacidade de processamento nem de armazenamento. Esta vantagem possibilita que o CIDAT seja implementado em controladores mais simples, de 16 bits ou mesmo de 8 bits, possibilitando a redução de custo e facilitando a construção e implementação computacional.

Para comprovar o funcionamento prático do CIDAT, no capítulo 6 são realizadas diversas simulações computacionais, as quais em seguida são comprovadas experimentalmente. Os capítulos a seguir são destinados às análises qualitativa e quantitativa do conversor *Boost Bridgeless* monofásico proposto, além do projeto e do sistema de controle.

4 ANÁLISE E PROJETO DO RETIFICADOR BOOST BRIDGELESS


No capítulo anterior foram estabelecidas as bases qualitativa e quantitativa que regem o princípio de funcionamento da estratégia de PFC proposta neste trabalho, denominada de CIDAT, tendo como base um retificador convencional com pré-regulador *Boost*. Como mencionado anteriormente, os mesmos fundamentos apresentados no Capítulo 3 podem ser adaptados para várias outras topologias de retificadores com PFC, tanto monofásicos quanto trifásicos, desde que sejam respeitadas as peculiaridades de cada conversor.

Este capítulo traz uma análise detalhada do retificador *Boost Bridgeless* monofásico na topologia clássica. Para tanto, é realizada a análise qualitativa do conversor operando com elevado fator de potência, abordando inicialmente o princípio de operação, as etapas de operação e as principais formas de onda do conversor. Esta análise é seguida por uma detalhada análise quantitativa, na qual são desenvolvidas e apresentadas as principais equações para o projeto do conversor, e realizado o dimensionamento dos componentes do conversor.

4.1 Princípio de Funcionamento

O princípio de funcionamento do retificador *Boost Bridgeless* é o mesmo do pré-regulador *Boost* clássico. As diferenças entre as duas topologias se concentram na distribuição e na quantidade dos componentes no circuito. Enquanto a topologia do pré-regulador *Boost* utiliza seis dispositivos semicondutores, sendo quatro diodos retificadores, um interruptor e um diodo de comutação rápida, o conversor *Boost Bridgeless* utiliza apenas quatro semicondutores. O circuito representativo do retificador *Bridgeless* é ilustrado pela Figura 4.1, na qual os diodos D_1 e D_2 são de comutação rápida, em substituição aos diodos superiores da ponte retificadora clássica, enquanto os dois diodos inferiores são substituídos por dois interruptores, S_1 e S_2 .

Figura 4.1 – Circuito representativo do retificador *Boost Bridgeless* monofásico.



Fonte: Adaptada de (Zhang et al., 2016).

O indutor *Boost*, L , por sua vez é deslocado para o lado alternado do retificador. O capacitor, C , é responsável por dar a característica de fonte de tensão à saída do *Bridgeless*, permitindo a regulação da tensão de saída, v_{out} . Para fins de simplificação, a carga do conversor é considerada uma resistência equivalente representada por R_L .

A operação do retificador *Bridgeless* com elevado fator de potência está baseada no padrão da tensão $v_s(t)$ modulada entre os terminais coletores dos dois interruptores. Naturalmente, como $v_s(t)$ é determinada pela forma com que os interruptores S_1 e S_2 são comutados, ela é composta tanto por componentes de alta frequência, como por componentes de baixa frequência, em geral oriundas do conteúdo harmônico da própria rede de alimentação. Uma vez que o circuito possui um indutor entre a fonte de entrada e o estágio retificador, o qual funciona como um filtro passa-baixa para a corrente, naturalmente as componentes de frequências elevadas têm seu efeito minimizado na operação do conversor, de modo que são as componentes de baixa frequência que predominam sobre a operação do *Boost Bridgeless* PFC. Como foi demonstrado no capítulo anterior, para que o conversor opere com fator de potência unitário, a técnica CIDAT controla especificamente a componente de baixa frequência desta tensão $v_s(t)$, a fim de que esta tenha o mesmo formato e mesma amplitude da tensão de entrada $v_{in}(t)$.

4.2 Formas de Comando dos Interruptores

Pelo fato de o conversor *Bridgeless* possuir dois interruptores, com os terminais emissores conectados entre si ao terra do circuito, esta configuração permite que eles sejam comandados de duas formas: simetricamente ou assimetricamente.

No primeiro tipo, comando simétrico, o mesmo pulso de PWM é enviado aos dois interruptores S_1 e S_2 simultaneamente, de forma que ambos estão sempre comandados a bloquear ou conduzir ao mesmo tempo. Nesta configuração, não é necessário fazer distinção sobre em qual semiciclo da tensão da rede, se positivo ou negativo, o conversor está operando. Esta estratégia tem a vantagem de maior simplicidade e facilidade de implementação. Por outro lado, quando os dois interruptores são bloqueados ao mesmo tempo, um dos interruptores passa a conduzir corrente através do diodo antiparalelo, em vez de conduzir pelo próprio corpo do interruptor.

Na segunda forma de comandar os interruptores, denominada de comando assimétrico, os pulsos enviados para os interruptores S_1 e S_2 são distintos e discriminantes quanto ao semiciclo da tensão da rede. Durante o semiciclo positivo da tensão, apenas o

interruptor S_1 é comutada pelo sinal de PWM, enquanto o interruptor S_2 permanece conduzindo durante todo o semiciclo positivo. Durante o semiciclo negativo esta lógica é invertida, de modo que S_1 permanece conduzindo, enquanto S_2 é comutado pelo sinal PWM. Em comparação com o comando simétrico, a lógica de comando e a implementação deste tipo de comando se tornam mais complexas.

Neste trabalho optou-se por aplicar o comando simétrico, pela simplicidade e pelo fato de a tecnologia dos IGBTs utilizados assegurar que as perdas nos diodos antiparalelos não são elevadas a ponto de prejudicar o rendimento, em comparação com a comutação assimétrica.

4.3 Etapas de Operação

Existem quatro etapas de operação para o conversor *Bridgeless* monofásico, duas para cada semiciclo da tensão de entrada, associadas ao estado de comutação dos interruptores S_1 e S_2 , as quais são descritas detalhadamente a seguir.

4.3.1 Primeira Etapa de Operação

A primeira etapa de operação do retificador *Bridgeless* ocorre na seguinte condição: a tensão da rede está no semiciclo positivo e o sinal de comando dos interruptores está ativo. Considerando a comutação simétrica descrita anteriormente, durante esta etapa de operação os dois interruptores, S_1 e S_2 , são ligados simultaneamente. Com isso, ambos os diodos, D_1 e D_2 , estão reversamente polarizados, de forma que a corrente $i_L(t)$ no indutor percorre S_1 pelo corpo do próprio IGBT, enquanto S_2 conduz corrente através do diodo em antiparalelo, como ilustra a Figura 4.2(a). Nesta etapa, como os diodos D_1 e D_2 estão bloqueados, a corrente entregue à carga é fornecida pela energia acumulada no capacitor (C) do barramento cc.


4.3.2 Segunda Etapa de Operação

A segunda etapa de operação, ilustrada na Figura 4.2(b), ocorre ainda no semiciclo positivo da tensão de entrada, porém o sinal de acionamento dos interruptores está comandando o desligamento. De forma a manter a corrente $i_L(t)$ no indutor circulando no mesmo sentido, o diodo D_1 passa para o estado de polarização direta e entra em condução, enquanto o diodo D_2 permanece polarizado reversamente. Apesar dos interruptores terem sido desligados, nesta etapa de operação o interruptor S_2 deve fornecer um caminho alternativo para a corrente de

entrada, a qual circula pelo diodo em antiparalelo deste interruptor. Durante esta etapa a fonte de tensão fornece energia para a carga, além de recarregar a parcela de energia do capacitor que foi entregue para a carga durante a etapa de operação anterior.

É importante salientar que, observando a Figura 4.2, durante todo o semiciclo positivo da tensão de entrada o diodo D_2 permanece o tempo todo bloqueado, enquanto o diodo em antiparalelo do interruptor S_2 permanece sempre conduzindo.

Figura 4.2 – (a) Primeira e (b) segunda etapas de operação do retificador *Bridgeless* monofásico.



Fonte: Próprio Autor.

4.3.3 Terceira Etapa de Operação

A terceira etapa de operação ocorre durante o período negativo da tensão de entrada, quando o sinal de acionamento dos interruptores está em estado lógico alto, fazendo com que S_1 e S_2 entrem em condução, como mostra a Figura 4.3(a), sendo que S_1 conduz reversamente pelo seu diodo em antiparalelo enquanto S_2 conduz diretamente pelo próprio corpo do interruptor. Os dois diodos D_1 e D_2 permanecem bloqueados e assim como na primeira etapa de operação, o indutor é carregado, enquanto o capacitor fornece a energia requerida pela carga.


Esta etapa de operação é idêntica à primeira, diferindo apenas quanto ao sentido da corrente que, como mostra a Figura 4.3, flui no sentido anti-horário, por estar operando no semiciclo negativo da tensão de entrada.

4.3.4 Quarta Etapa de Operação

Na quarta etapa de operação, ilustrada na Figura 4.3(b), ainda no semiciclo negativo da tensão de entrada, ambos os interruptores são desligados. De forma a manter a corrente no indutor circulando no mesmo sentido anti-horário, o diodo D_2 passa para o estado de polarização direta e entra em condução, enquanto o diodo D_1 permanece polarizado reversamente. Apesar dos interruptores terem sido desligados, nesta etapa de operação o interruptor S_1 deve fornecer um caminho alternativo para a corrente de entrada $i_L(t)$, a qual circula pelo diodo em antiparalelo deste interruptor. Neste intervalo de tempo a fonte de tensão fornece a energia para a carga, além de repor a energia do capacitor cedida para a carga durante a etapa de operação anterior.

Ao contrário do que acontece durante o semiciclo positivo, no semiciclo negativo o diodo D_1 permanece todo o tempo bloqueado, enquanto o interruptor S_1 permanece conduzindo pelo diodo em antiparalelo.

Figura 4.3 – (a) Terceira e (b) quarta etapas de operação do retificador *Bridgeless* monofásico.




Fonte: Próprio Autor.

4.4 Principais Formas de Onda

A fim de possibilitar o desenvolvimento das equações para os esforços de corrente e tensão nos componentes do retificador, é necessário traçar as principais formas de onda em cada um dos componentes do circuito. Na Figura 4.4(a) estão representadas as correntes nos diodos, $i_{D1}(t)$ e $i_{D2}(t)$, nos interruptores, $i_{S1}(t)$ e $i_{S2}(t)$, no indutor, $i_L(t)$, no capacitor, $i_C(t)$, e na carga, $i_R(t)$. A Figura 4.4(b) mostra as formas de onda das tensões nos diodos, $v_{D1}(t)$ e $v_{D2}(t)$, nos interruptores, $v_{S1}(t)$ e $v_{S2}(t)$, no capacitor, $v_C(t)$, e a tensão entre os interruptores, $v_S(t)$.

Considerando uma situação ideal, na qual a tensão de entrada $v_{in}(t)$ seja perfeitamente senoidal, com tensão máxima igual a V_{inpk} , conforme demonstrado no capítulo anterior pela Equação (3.22), a razão cíclica do sinal de PWM dos interruptores tem valor mínimo quando a tensão de entrada é máxima, e tem valor máximo quando a tensão de entrada é mínima. A corrente no indutor, $i_L(t)$, conforme a Figura 4.4(a), segue o mesmo formato e mesma fase da tensão de entrada, $v_{in}(t)$, e seu valor máximo, I_{Lpk} , é considerado como sendo o valor máximo da componente fundamental da corrente, desprezando a ondulação em alta frequência para fins de simplificação.

Figura 4.4 – Formas de onda das (a) correntes e (b) tensões no retificador *Bridgeless*.



Fonte: Próprio Autor.

Analisando a Figura 4.4(a), observa-se que durante a primeira metade do intervalo da rede que vai de 0 a π , no qual a tensão da rede é positiva, a corrente no interruptor $i_{S_2}(t)$ é igual à corrente no indutor, uma vez que durante todo este período S_2 permanece conduzindo. O interruptor S_1 conduz apenas durante os intervalos nos quais o PWM está ativo ($D.T_s$), ou seja, quando o indutor está sendo energizado. Já o diodo D_1 conduz apenas no intervalo complementar ($T_s - D.T_s$), quando a corrente no indutor é decrescente. O diodo D_2 permanece bloqueado durante toda a metade positiva do período da rede. Analisando a Figura 4.4(b), considerando a tensão no barramento cc (v_{out}) constante, as tensões nos interruptores e nos diodos são iguais a zero quando estes conduzem, e igual à tensão v_{out} quando estão bloqueados. Portanto, durante o semiciclo positivo da rede elétrica, enquanto a tensão $v_{S_2}(t)$ é igual a zero, a tensão $v_{D_2}(t)$ é igual a v_{out} , uma vez que S_2 e D_2 permanecem conduzindo e bloqueado, respectivamente.

A corrente no capacitor $i_C(t)$ é alternada, sendo igual à corrente na carga $i_R(t)$ durante o período em que os interruptores estão ligados e igual à diferença entre a corrente no indutor ($i_L(t)$) e a corrente na carga $\left(\frac{v_{out}}{R_L}\right)$ durante o período em que os interruptores estão desligados.

Durante a segunda metade do período da rede, de π a 2π , a mesma análise feita para S_2 e D_2 passam a ser válidas para S_1 e D_1 , e vice-versa.

Ao fazer uma análise de malha no circuito da Figura 4.1, é necessário destacar o comportamento da tensão $v_S(t)$ entre os dois interruptores. A tensão $v_S(t)$ pode ser vista como a subtração entre $v_{S_1}(t)$ e $v_{S_2}(t)$. Dessa forma, o padrão de $v_S(t)$ possui uma componente fundamental de mesmo formato e amplitude da tensão da rede, a qual é responsável pela operação com elevado fator de potência do conversor. Neste trabalho, a fim de garantir a operação com elevado fator de potência aplicando a técnica do CIDAT, a componente de baixa frequência de $v_S(t)$ terá necessariamente o mesmo formato da tensão da rede $v_{in}(t)$, porém deslocada de um tempo t_{delay} .

4.5 Análise Quantitativa do Conversor

A partir da análise qualitativa e da apresentação das formas de onda mostradas nas seções anterior é possível fazer o equacionamento para o dimensionamento dos componentes do circuito de potência. Nesta seção, a partir dos parâmetros de projeto, são calculados os valores do indutor L , do capacitor C , e os esforços de corrente e tensão nos interruptores e nos

diodos, bem como a escolha e especificações dos componentes selecionados com base nestes cálculos.

4.5.1 Parâmetros de Projeto

Na Tabela 4.1 estão registrados os valores considerados nos parâmetros nominais do projeto, e as respectivas simbologias adotadas neste trabalho.

Tabela 4.1 – Parâmetros do Projeto do retificador *Bridgeless*.

Parâmetro	Simbologia	Valor
Tensão de Entrada (<i>rms</i>)	V_{in}	220V
Potência Nominal	P_{out}	500W
Frequência da Rede	f_r	60Hz
Frequência de Chaveamento	f_s	39kHz
Tensão no Barramento <i>cc</i>	v_{out}	400V
Ondulação da Corrente no Indutor	ΔI_L	5%
Ondulação da Tensão no Capacitor	ΔV_C	5%
Rendimento Teórico	η	95%

Fonte: Próprio Autor.

4.5.2 Dimensionamento do Indutor

A fim de calcular o valor necessário da indutância de entrada, considera-se que o indutor, na situação na qual a variação de corrente é máxima, permite uma variação da corrente igual a ΔI_L (ver Tabela 4.1). Analisando a Figura 4.4(a), a variação máxima de corrente no indutor ocorre no instante em que a tensão da rede é máxima. Portanto, considerando a análise da equação de tensão no indutor durante a primeira etapa de operação do conversor, a única tensão sobre o indutor é a tensão de entrada, de forma que a equação que descreve a relação entre a tensão e a corrente no indutor é dada por:

$$v_{in}(t) = L \cdot \frac{di_L(t)}{dt} \quad (4.1)$$

Considerando que a tensão neste instante é igual à tensão máxima da rede, e que a variação da corrente no indutor ΔI_L é linear dentro de um intervalo de comutação Δt , a Equação (4.1) pode ser reescrita a fim de isolar o valor de L :

$$L = \frac{\Delta t \cdot V_{inpk}}{\Delta I_L} \quad (4.2)$$

Por meio da Figura 4.4(a), sabendo que o intervalo de tempo Δt é igual ao tempo que os dois interruptores permanecem ligados dentro do período de comutação T_S , e considerando a corrente de pico no indutor como sendo o máximo valor médio da corrente, tem-se:

$$L = \frac{D_{min} \cdot T_S \cdot V_{inpk}}{I_{Lpk} \cdot \Delta I_L} \quad (4.3)$$

Ou ainda:

$$L = \frac{D_{min} \cdot V_{inpk}}{I_{Lpk} \cdot \Delta I_L \cdot f_S} \quad (4.4)$$

Com base na equação que define a potência de um conversor com fator de potência unitário, a potência de saída é dada por:

$$P_{out} = \eta P_{in} \rightarrow P_{out} = \eta \frac{I_{Lpk} V_{inpk}}{2} \quad (4.5)$$

A fim de encontrar uma equação para a indutância L com base apenas nos parâmetros de projeto definidos na Tabela 4.1, com base na Equação (4.5), obtém-se a corrente máxima no indutor, desconsiderando a ondulação de alta frequência:

$$I_{Lpk} = \frac{2 \cdot P_{out}}{\eta \cdot V_{inpk}} \quad (4.6)$$

A razão cíclica mínima, por sua vez, a partir da Equação (3.22) é dada por:

$$D_{min} = 1 - \frac{V_{inpk}}{v_{out}} \rightarrow D_{min} = \frac{v_{out} - V_{inpk}}{v_{out}} \quad (4.7)$$

Substituindo as Equações (4.5) e (4.7) na Equação (4.4), e utilizando os valores definidos na Tabela 4.1, obtém-se o valor da indutância L :

$$L = \frac{V_{inpk}^2 \cdot (v_{out} - V_{inpk}) \cdot \eta}{2 \cdot v_{out} \cdot P_{out} \cdot \Delta I_L \cdot f_S} = 10,48 \text{ mH} \quad (4.8)$$

4.5.2.1 Especificação do Indutor Boost de Entrada

Conforme projeto apresentado em detalhes no Apêndice C, a Tabela 4.2 mostra as especificações de construção do indutor *Boost*.

Tabela 4.2 – Parâmetros de construção do indutor *Boost*.

<i>Parâmetro</i>	<i>Descrição</i>
<i>Núcleo</i>	(2x) NEE-55/28/21 THORTON
<i>Nº de espiras</i>	169
<i>Nº fios Paralelo</i>	2
<i>Entreferro</i>	0,127cm
<i>Fio utilizado</i>	AWG 20

Fonte: Próprio Autor.

4.5.3 Dimensionamento do Capacitor do Barramento cc

A equação para a obtenção do valor do capacitor do barramento cc, segundo Zhou, Ridley e Lee, (1990), considera apenas a ondulação devido à frequência da rede, f_r , uma vez que a frequência de comutação f_s é muito maior que f_r . Dessa forma, obtém-se uma equação que define o valor mínimo necessário do capacitor de saída:

$$C = \frac{P_{out}}{\eta \cdot \Delta V_C \cdot v_{out}^2} \cdot \left(\frac{1}{2 \cdot f_r} - \frac{V_{inpk}}{\pi \cdot f_r \cdot v_{out}} \right) \quad (4.9)$$

Aplicando os valores da Tabela 4.1 na Equação (4.9), o valor mínimo do banco capacitivo do barramento cc deve ser:

$$C = 138,4 \mu F \quad (4.10)$$

4.5.3.1 Especificação do Banco Capacitivo do Barramento cc

Conforme projeto apresentado em detalhes no Apêndice D, a Tabela 4.3 mostra as especificações dos capacitores selecionados para o banco capacitivo, o qual é constituído de cinco bancos em paralelo de dois capacitores em série.

Tabela 4.3 – Parâmetros dos capacitores eletrolíticos 220uF/400V.

<i>Parâmetro</i>	<i>Descrição</i>
<i>Fabricante</i>	HITANO
<i>Série</i>	ELP
<i>Capacitância</i>	220 μ F
<i>Tensão Nominal</i>	400V
<i>R_{se} - Resistência Série Equivalente</i>	1,2 Ω
<i>C - Capacitância Equivalente</i>	550 μ F

Fonte: Hitano (2017).

4.5.4 Dimensionamento dos Diodos D_1 e D_2

Com base na análise das etapas de operação do conversor e das formas de onda de corrente e tensão em cada um dos componentes é possível fazer uma análise matemática detalhada a fim de equacionar e quantificar os esforços de corrente e tensão tanto nos interruptores quanto nos diodos do retificador *Bridgeless*.

A demonstração das equações mostradas a seguir está registrada no Apêndice B deste trabalho para fins de consulta, de forma que apenas as equações finais para cada uma das correntes desejadas estão registradas aqui.

Inicialmente é preciso encontrar os valores de correntes média e eficaz nos diodos D_1 e D_2 . Para isso, a análise a seguir parte da avaliação da Figura 4.4(a), na qual se observa que por ambos os diodos há condução de corrente apenas durante metade do período da rede, T_r . Além disso, durante a segunda metade do período da rede, as correntes nos diodos têm uma envoltória igual à tensão de entrada, porém com uma componente de alta frequência proveniente da função de modulação $D(t)$. Assim, conforme demonstrado no Apêndice B, pela Equação (B.19), a equação da corrente média, tanto no diodo D_1 quanto no diodo D_2 pode ser expressa como:

$$I_{D1,2avg} = \frac{1}{4} \cdot \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \quad (4.11)$$

Substituindo a Equação (4.5) na Equação (4.11) é obtida uma equação final para a corrente média nos diodos:

$$I_{D1,2avg} = \frac{1}{2} \cdot \frac{P_{out}}{\eta \cdot v_{out}} \quad (4.12)$$

Aplicando o mesmo princípio de análise para encontrar uma equação para a corrente eficaz nos diodos, como demonstrado no Apêndice B, pela Equação (B.37), a corrente eficaz nos diodos D_1 e D_2 pode ser definida como:

$$I_{D1,2rms} = 0,461 \cdot I_{Lpk} \sqrt{\frac{V_{inpk}}{v_{out}}} \quad (4.13)$$

Substituindo a Equação (4.5) na Equação (4.13), é obtida uma equação final para a corrente eficaz nos diodos:

$$I_{D1,2rms} = 0,922 \cdot \frac{P_{out}}{\eta \cdot \sqrt{V_{inpk} \cdot v_{out}}} \quad (4.14)$$

Substituindo os valores da Tabela 4.1 nas Equações (4.11) e (4.14) é possível comparar o valor calculado das correntes média e eficaz com seu respectivo valor obtido a partir da simulação do conversor. A fim de verificar a validade das equações obtidas, a Tabela 4.4 registra os valores calculados e simulados das correntes nos diodos.

Tabela 4.4 – Comparação entre valores calculados e simulados das correntes nos diodos D_1 e D_2

<i>Parâmetro</i>	<i>Valor Calculado</i>	<i>Valor Simulado</i>
$I_{D1,2rms}$	1,375A	1,36A
$I_{D1,2avg}$	0,658A	0,65A

Fonte: Próprio Autor.

4.5.4.1 Especificação dos Diodos D_1 e D_2

Com base nos valores calculados das correntes mostrados na Tabela 4.4, e da tensão reversa máxima mostrada na Figura 4.4(b), optou-se pela utilização do diodo STTH8R06FP, cujas principais informações extraídas a partir da folha de dados do fabricante estão registradas na Tabela 4.5, considerando uma temperatura de 100°C.

Tabela 4.5 – Principais características do diodo STTH8R06FP

<i>Parâmetro</i>	<i>Valor</i>	<i>Descrição</i>
V_R	600V	Tensão reversa máxima
I_{FN}	8A	Corrente direta máxima
I_{rr}	5,5A	Corrente de recuperação reversa máxima
t_{rr}	45ns	Tempo de recuperação reversa máximo
R_{jc}	4,6°C/W	Resistência térmica junção-cápsula

Fonte: STMICROELECTRONICS (2017).

4.5.5 Dimensionamento dos interruptores S_1 e S_2

É necessário encontrar ainda os valores das correntes média e eficaz nos interruptores S_1 e S_2 . Partindo da análise da Figura 4.4(a), observa-se que a corrente em cada interruptor é comutada durante meio ciclo da tensão da rede, e exatamente igual à corrente no indutor durante a outra metade. Conforme descrito nas etapas de operação, a corrente comutada circula pelo corpo do interruptor, enquanto o restante da corrente circula pelo diodo antiparalelo. A partir destas considerações, no Apêndice B está contida a demonstração das equações para as correntes médias e eficazes tanto no corpo quanto nos diodos em antiparalelo dos IGBTs.

Segue-se que, como demonstrado no Apêndice B pela Equação (B.15), a corrente média nos interruptores é igual a:

$$I_{S1,2avg} = 0,318 \cdot I_{Lpk} - 0,25 \cdot \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \quad (4.15)$$

Substituindo a Equação (4.5) na Equação (4.15), obtém-se uma equação final para a corrente média nos interruptores:

$$I_{S1,2avg} = 0,636 \cdot \frac{P_{out}}{\eta \cdot V_{inpk}} - 0,5 \cdot \frac{P_{out}}{\eta \cdot v_{out}} \quad (4.16)$$

Como demonstrado no Apêndice B pela Equação (B.34), a corrente eficaz em S_1 e S_2 é definida como:

$$I_{S1,2rms} = I_{Lpk} \sqrt{\frac{1}{4} - 0,212 \cdot \frac{V_{inpk}}{v_{out}}} \quad (4.17)$$

Substituindo a Equação (4.5) na Equação (4.17), obtém-se uma equação final para a corrente eficaz nos interruptores:

$$I_{S1,2rms} = \frac{2 \cdot P_{out}}{\eta \cdot V_{inpk}} \sqrt{\frac{1}{4} - 0,212 \cdot \frac{V_{inpk}}{v_{out}}} \quad (4.18)$$

A partir da Figura 4.4(a), analisando a forma de onda da corrente que passa pelos diodos antiparalelos dos IGBTs, obtém-se as equações para as corrente média e eficaz no diodo de cada interruptor. Assim, como demonstrado no Apêndice B, pela Equação (B.22), a corrente média no diodo antiparalelo de cada IGBT é dada por:

$$I_{SD1,2avg} = 0,318 \cdot I_{Lpk} \quad (4.19)$$

Substituindo A Equação (4.5) na Equação (4.19), obtém-se uma equação final para a corrente média nos diodos antiparalelos dos interruptores:

$$I_{SD1,2avg} = 0,636 \cdot \frac{P_{out}}{\eta \cdot V_{inpk}} \quad (4.20)$$

A corrente eficaz no diodo antiparalelo de cada IGBT, demonstrada na Equação (B.40) é dada por:

$$I_{SD1,2rms} = \frac{I_{Lpk}}{2} \quad (4.21)$$

Substituindo a Equação (4.5) na Equação (4.21), obtém-se uma equação final para a corrente eficaz nos diodos antiparalelos dos interruptores:

$$I_{SD1,2rms} = \frac{P_{out}}{\eta \cdot V_{inpk}} \quad (4.22)$$

Substituindo os valores estabelecidos na Tabela 4.1 nas Equações (4.16), (4.18), (4.20) e (4.22) é possível comparar o valor calculado das correntes média e eficaz com seu respectivo valor obtido a partir da simulação do conversor, a fim de verificar a validade das

equações obtidas. Na Tabela 4.6 estão registrados os valores calculados e simulados das correntes nos interruptores, onde $I_{S1,2}$ representa a corrente no corpo do IGBT enquanto $I_{SD1,2}$ representa as correntes nos diodos do IGBT.

Tabela 4.6 – Comparação entre valores calculados e simulados das correntes nos interruptores S_1 e S_2 .

<i>Parâmetro</i>	<i>Valor Calculado</i>	<i>Valor Simulado</i>
$I_{S1,2rms}$	0,987A	0,981A
$I_{S1,2avg}$	0,418A	0,421A
$I_{SD1,2rms}$	1,691A	1,688A
$I_{SD1,2avg}$	1,076A	1,08A

Fonte: Próprio Autor.

4.5.5.1 Especificação dos interruptores S_1 e S_2

Com base nos valores calculados das correntes mostrados na Tabela 4.6, e da tensão reversa máxima sobre os interruptores, mostrada na Figura 4.4(b), considerando ainda a disponibilidade dos componentes, optou-se pela utilização do IGBT IRGP4650DPBF, cujas principais informações coletadas a partir da folha de dados do fabricante estão registradas na Tabela 4.7, considerando uma temperatura de 100°C.

Tabela 4.7 – Principais características do IGBT IRGP4650DPBF.

<i>Parâmetro</i>	<i>Valor</i>	<i>Descrição</i>
V_{CES}	600V	Tensão coletor-emissor de bloqueio
I_C	50A	Corrente contínua máxima do coletor
I_{FN}	50A	Corrente direta máxima do diodo
i_{rr}	25A	Corrente de recuperação reversa máxima do diodo
t_{rr}	120ns	Tempo de recuperação reversa máximo do diodo
R_{Sjc}	0,56°C/W	Resistência térmica junção-cápsula do IGBT
R_{Djc}	1°C/W	Resistência térmica junção-cápsula do diodo antiparalelo

Fonte: INFINEON (2017).

4.5.6 Cálculo das Perdas nos Semicondutores

Há vários métodos de cálculo para a estimativa das perdas nos semicondutores em conversores de potência. Sem a pretensão de apresentar neste trabalho um método preciso, optou-se por utilizar os métodos apresentados por Leão (2013) e por Drofenik e Kolar (2005), os quais são seguidos e utilizados por Guimarães (2016). Tais metodologias consistem em utilizar as curvas extraídas das folhas de dados fornecidas pelos fabricantes dos componentes e

estimar, a partir dessas curvas, os valores de tensão direta, resistência interna e energia dissipada durante a comutação.

Os cálculos a seguir dependem dos parâmetros dos componentes escolhidos para o projeto, os quais estão registrados na Tabela 4.5 e na Tabela 4.7.

4.5.6.1 Perdas por Condução nos Diodos D_1 e D_2

Como exposto por Leão (2013) e Guimarães (2016), as perdas por condução nos diodos D_1 e D_2 são dadas por:


$$P_{D1,2COND} = v_{D1,2} \cdot I_{D1,2avg} + r_{D1,2} \cdot I_{D1,2rms}^2 \quad (4.23)$$

Aplicando as Equações (4.12) e (4.14) à Equação (2.23):

$$P_{D1,2COND} = \frac{1}{2} \cdot \frac{v_{D1,2}}{\eta \cdot v_{out}} \cdot P_{out} + 0,8464 \cdot \frac{r_{D1,2}}{V_{inpk} \cdot v_{out} \cdot \eta^2} \cdot P_{out}^2 \quad (4.24)$$

A fim de obter os valores $v_{D1,2}$ e $r_{D1,2}$ a folha de dados do fabricante disponibiliza a curva característica do diodo STTH8R06FP que relaciona a corrente direta I_{FM} com a tensão direta V_{FM} , mostrada na Figura 4.5. Linearizando esta curva no ponto de operação do conversor ($I = 2,4A$) traça-se uma reta a partir da qual se obtém os valores da tensão $v_{D1,2}$ e da resistência $r_{D1,2}$.

Figura 4.5 – Curva de Tensão direta por corrente direta no diodo STTH8R06FP.



Fonte: Adaptada de STMICROELECTRONICS (2017).

O valor que a reta toca o eixo V_{FM} corresponde ao valor da tensão $v_{D1,2}$:


$$v_{D1,2} = 0,23V \quad (4.25)$$

O valor da resistência $r_{D1,2}$ é encontrado a partir da inclinação da reta em relação ao eixo V_{FM} . Calculando a inclinação da reta da Figura 4.5, obtém-se:

$$r_{D1,2} = 0,2\Omega \quad (4.26)$$

A Figura 4.6 mostra a curva que representa as perdas por condução em um dos diodos em função da potência de saída, baseada na Equação (4.24).

Figura 4.6 – Curva das Perdas por Condução nos Diodos em Função da Potência de Saída.



Fonte: Próprio Autor.

Portanto, substituindo as Equações (4.25), (4.26) e os valores da Tabela 4.1 na Equação (4.24), as perdas por condução para operação em potência nominal em cada um dos diodos D_1 e D_2 são:

$$P_{D1,2COND} = 0,528W \quad (4.27)$$

4.5.6.2 Perdas por Comutação nos Diodos D_1 e D_2

No cálculo das perdas por comutação nos diodos do conversor *Bridgeless* é utilizada a metodologia descrita por Casanellas (1994), a qual aproxima a energia durante a recuperação reversa dos diodos por um polinômio de segunda ordem, em função da corrente direta instantânea dos diodos:

$$E_{rrD1,2}(i_{FD1,2}) = a_0 + a_1 \cdot i_{FD1,2} + a_2 \cdot i_{FD1,2}^2 \quad (4.28)$$

Na qual os coeficientes são dados por:

$$a_0 = 0,28 \cdot v_{out} \cdot t_{rrD1,2} \cdot I_{rrD1,2} \quad (4.29)$$

$$a_1 = v_{out} \cdot t_{rrD1,2} \cdot \left(0,19 \cdot \frac{I_{rrD1,2}}{I_{FN D1,2}} + 0,8 \right) \quad (4.30)$$

$$a_2 = 0,2 \cdot v_{out} \cdot \frac{t_{rrD1,2}}{I_{FN D1,2}} \cdot \left(0,15 \cdot \frac{I_{rrD1,2}}{I_{FN D1,2}} + 1 \right) \quad (4.31)$$

Analisando a forma de onda da corrente direta nos diodos através da Figura 4.4(a), chega-se a uma expressão que define o valor instantâneo da corrente nos diodos como sendo uma função da razão cíclica $D(t)$:

$$I_{FD1,2}(t) = I_{Lpk} \cdot \text{sen}(\omega t) \cdot [1 - D(t)] \quad (4.32)$$

Aplicando a Equação (B.12), do Apêndice B, à Equação (4.32):

$$I_{FD1,2}(t) = \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t) \quad (4.33)$$

Ou ainda:

$$I_{FD1,2}(t) = \frac{2 \cdot P_{out}}{\eta \cdot v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t) \quad (4.34)$$

Aplicando a Equação (4.34) à Equação (4.28), encontra-se uma expressão para a energia dissipada na comutação dos diodos:

$$E_{rrD1,2}(t) = a_0 + a_1 \cdot \frac{2 \cdot P_{out}}{\eta \cdot v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t) + a_2 \cdot \left(\frac{2 \cdot P_{out}}{\eta \cdot v_{out}} \right)^2 \text{sen}^2(\omega t - \theta) \cdot \text{sen}^2(\omega t) \quad (4.35)$$

Para calcular as perdas por comutação basta integrar a expressão da energia dentro do período da rede elétrica:


$$P_{D1,2_{COMUT}} = \frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} f_s \cdot E_{err_{D1,2}}(t) dt \quad (4.36)$$

Aplicando a Equação (4.35) à Equação (4.36) e desenvolvendo a integral chega-se à expressão das perdas por comutação nos diodos:

$$P_{D1,2_{COMUT}} = f_s \left[\frac{a_0}{2} + \frac{a_1}{2} \cdot \frac{P_{out}}{\eta \cdot v_{out}} + \frac{4}{5,3} \cdot a_2 \cdot \left(\frac{P_{out}}{\eta \cdot v_{out}} \right)^2 \right] \quad (4.37)$$

A Figura 4.7 mostra a curva das perdas por comutação no diodo *Boost* em função da potência de saída, a partir da Equação (4.37).

Figura 4.7 – Perdas por comutação no diodo em função da potência de saída.




Fonte: Próprio Autor.

Para a potência nominal, a perda por comutação em cada um dos diodos é:

$$P_{D1,2_{COMUT}} = 0,996W \quad (4.38)$$

A Figura 4.8 mostra as perdas totais em cada um dos diodos, em função da potência de saída.

Figura 4.8 – Perdas totais no diodo em função da potência de saída.



Fonte: Próprio Autor.


Portanto, a perda total em cada um dos diodos pode então ser definida como:

$$P_{D1,2_{totalis}} = P_{D1,2_{COND}} + P_{D1,2_{COMUT}} = 1,524W \quad (4.39)$$

4.5.6.3 Perdas por Condução no Corpo dos IGBTs

A Figura 4.9 mostra a curva que relaciona a corrente média no coletor com a tensão entre o emissor e o coletor do IGBT IRGP4650DPBF para uma temperatura de operação de 125°C.

Figura 4.9 – Relação entre a tensão emissor-coletor e a corrente média de coletor do IGBT.



Fonte: Adaptada de INFINEON (2017).

Linearizando a curva da Figura 4.9 em torno do ponto de operação ($I = 2,4A$), a função $V_{CE}(I_C)$ pode ser representada por uma equação linear dada por:

$$V_{CE_{S1,2}}(I_{CES1,2}) = r_{CO1,2} \cdot I_{CES1,2} + v_{CO1,2}, \quad (4.40)$$

Na qual os coeficientes, por análise matemática a partir dos valores da Figura 4.9 são:

$$v_{CO1,2} = 0,37V \quad (4.41)$$

e

$$r_{CO1,2} = 0,12\Omega \quad (4.42)$$

Assim, similarmente à equação das perdas por condução nos diodos, as perdas por condução no corpo do IGBT são definidas por:


$$P_{S1,2_{COND}} = r_{CO1,2} \cdot (I_{S1,2_{rms}})^2 + v_{CO1,2} \cdot I_{S1,2_{avg}} \quad (4.43)$$

Substituindo as Equações (4.19) e (4.22) na Equação (4.43), obtém-se uma expressão para as perdas por condução dada por:

$$P_{S1,2_{COND}} = \frac{4 \cdot r_{CO1,2}}{\eta^2 \cdot V_{inpk}^2} \cdot \left(\frac{1}{4} - 0,212 \cdot \frac{V_{inpk}}{v_{out}} \right) \cdot P_{out}^2 + \frac{v_{CO1,2}}{\eta} \left(\frac{0,636}{V_{inpk}} - \frac{0,5}{v_{out}} \right) \cdot P_{out} \quad (4.44)$$

A partir da Equação (4.44) constrói-se uma curva para a variação das perdas por condução no corpo do IGBT em função da potência de saída do conversor, como mostra a Figura 4.10.

Figura 4.10 – Curva das Perdas por Condução no Corpo do IGBT em Função da Potência de Saída.



Fonte: Próprio Autor.


Aplicando os valores das Equações (4.41) e (4.42), bem como os valores da Tabela 4.1 à Equação (4.44), encontra-se:

$$P_{S1,2COND} = 0,59 W \quad (4.45)$$

4.5.6.4 Perdas por Comutação no Corpo dos IGBTs

A fim de se obter uma estimativa para as perdas por comutação no corpo dos IGBTs para o retificador *Boost Bridgeless* utiliza-se o método descrito por Drogenik e Kolar, (2005), também utilizado por Silva (2012) e por Guimarães (2016). Este método consiste em aproximar os pontos extraídos da curva de energia dissipada por um polinômio de segunda ordem em função da corrente que flui do coletor para o emissor do IGBT em questão. A Figura 4.11 mostra a curva típica da energia dissipada no IGBT IRGP4650DPBF.

Figura 4.11 – Curva da Energia Dissipada durante a ligação (E_{on}) e o desligamento (E_{off}) no IGBT.



Fonte: INFINEON (2017).

Dessa forma, a energia dissipada durante a ligação $E_{onS1,2}$, e a energia dissipada durante o desligamento, $E_{offS1,2}$, podem ser aproximadas por duas equações do segundo grau:

$$E_{onS1,2}(i_{CES1,2}) = b_0 + b_1 \cdot i_{CES1,2} + b_2 \cdot i_{CES1,2}^2 \quad (4.46)$$

e

$$E_{offS1,2}(i_{CES1,2}) = c_0 + c_1 \cdot i_{CES1,2} + c_2 \cdot i_{CES1,2}^2 \quad (4.47)$$

Os coeficientes das Equações (4.46) e (4.47) são obtidos por aproximação numérica, cujos valores obtidos estão registrados na Tabela 4.8.

Tabela 4.8 – Coeficientes das Equações da Energia nos IGBTs.

<i>Coeficiente</i>	<i>Valor</i>
b_0	$8,69 \cdot 10^{-6}$
b_1	$9,283 \cdot 10^{-6}$
b_2	$0,59 \cdot 10^{-6}$
c_0	$110,73 \cdot 10^{-6}$
c_1	$18,19 \cdot 10^{-6}$
c_2	$0,1342 \cdot 10^{-6}$

Fonte: Próprio Autor.

Substituindo os coeficientes da Tabela 4.8 às equações (4.46) e (4.47), encontra-se:

$$E_{onS1,2}(i_{CES1,2}) = (8,69 + 9,283 \cdot i_{CES1,2} + 0,59 \cdot i_{CES1,2}^2) \cdot 10^{-6} \quad (4.48)$$

$$E_{offS1,2}(i_{CES1,2}) = (110,73 + 18,19 \cdot i_{CES1,2} + 0,1342 \cdot i_{CES1,2}^2) \cdot 10^{-6} \quad (4.49)$$

Analisando a forma de onda da corrente que passa pelos IGBTs, através da Figura 4.4(a), chega-se a uma expressão que define o valor instantâneo da corrente de coletor como sendo uma função da razão cíclica $D(t)$:

$$I_{CES1,2}(t) = I_{Lpk} \cdot \text{sen}(\omega t) \cdot D(t) \quad (4.50)$$

Aplicando a Equação (B.12), do Apêndice B, à Equação (4.50):

$$I_{CES1,2}(t) = I_{Lpk} \cdot \text{sen}(\omega t) \cdot \left(1 - \frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \right) \quad (4.51)$$

Ou ainda:

$$I_{CES1,2}(t) = I_{Lpk} \cdot \text{sen}(\omega t) - \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t) \quad (4.52)$$

Substituindo a Equação (4.5) na Equação (4.52), obtém-se:

$$I_{CES1,2}(t) = \frac{2 \cdot P_{out}}{\eta \cdot v_{out}} \cdot \text{sen}(\omega t) - \frac{2 \cdot P_{out}}{\eta \cdot v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t) \quad (4.53)$$

Aplicando, portanto, a Equação (4.53) às Equações (4.48) e (4.49), encontra-se as expressões para a energia dissipada na comutação dos IGBTs:

$$E_{onS1,2}(P_{out}) = b_0 + \frac{2 \cdot b_1 \cdot P_{out}}{\eta \cdot v_{out}} \cdot \text{sen}(\omega t) (1 - \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t)) \\ + \frac{4 \cdot b_2 \cdot P_{out}^2}{\eta^2 \cdot v_{out}^2} \cdot \text{sen}^2(\omega t) \cdot [1 - 2 \cdot \text{sen}(\omega t - \theta) + \text{sen}^2(\omega t - \theta)] \quad (4.54)$$

$$E_{offS1,2}(P_{out}) = c_0 + \frac{2 \cdot c_1 \cdot P_{out}}{\eta \cdot v_{out}} \cdot \text{sen}(\omega t) (1 - \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t)) \\ + \frac{4 \cdot c_2 \cdot P_{out}^2}{\eta^2 \cdot v_{out}^2} \cdot \text{sen}^2(\omega t) \cdot [1 - 2 \cdot \text{sen}(\omega t - \theta) + \text{sen}^2(\omega t - \theta)] \quad (4.55)$$

Para obter as potências dissipadas nos interruptores durante o ligamento e o desligamento, é necessário integrar as respectivas energias $E_{onS1,2}$ e $E_{offS1,2}$ ao longo da metade do período da rede, que corresponde ao tempo que cada um dos IGBTs conduz. Dessa forma, tem-se que:

$$P_{onS1,2} = \frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} f_s \cdot E_{onS1,2}(t) dt \quad (4.56)$$

$$P_{off_{S1,2}} = \frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} f_s \cdot E_{off_{S1,2}}(t) dt \quad (4.57)$$


Realizando a integração numérica das expressões acima:

$$P_{on_{S1,2}} = f_s \cdot \left[\frac{b_0}{2} + \frac{0,214 \cdot b_1 \cdot P_{out}}{\eta \cdot v_{out}} + \frac{0,508 \cdot b_2 \cdot P_{out}^2}{\eta^2 \cdot v_{out}^2} \right] \quad (4.58)$$

$$P_{off_{S1,2}} = f_s \cdot \left[\frac{c_0}{2} + \frac{0,214 \cdot c_1 \cdot P_{out}}{\eta \cdot v_{out}} + \frac{0,508 \cdot c_2 \cdot P_{out}^2}{\eta^2 \cdot v_{out}^2} \right] \quad (4.59)$$

A Figura 4.12 mostra a curva das perdas por comutação no corpo do IGBT em função da potência de saída, a partir das Equações (4.58) e (4.59).

Figura 4.12 – Curva das Perdas por Comutação no Corpo do IGBT.



Fonte: Próprio Autor.

Portanto, aplicando os valores contidos nas Tabelas 4.1 e 4.8, encontra-se que as perdas por comutação no corpo de cada IGBT são:


$$P_{on_{S1,2}} = 0,292 \text{ W} \quad (4.60)$$

$$P_{off_{S1,2}} = 2,364 \text{ W} \quad (4.61)$$

$$P_{S1,2_{COMUT}} = P_{on_{S1,2}} + P_{off_{S1,2}} = 2,656 \text{ W} \quad (4.62)$$

A Figura 4.13 mostra a curva com as perdas totais no IGBT, incluindo as perdas por condução e por comutação, em função da potência de saída do conversor.

Figura 4.13 – Curva das Perdas Totais no Corpo do IGBT.



Fonte: Próprio Autor.

Para obter as perdas totais em cada IGBT basta somar as perdas por condução e por comutação:

$$P_{S1,2_{totalis}} = P_{S1,2_{COND}} + P_{S1,2_{COMUT}} = 3,246 \text{ W} \quad (4.63)$$

4.5.6.5 Perdas por Condução nos Diodos Antiparalelo dos IGBTs

De forma análoga ao equacionamento das perdas por condução nos diodos do retificador *Bridgeless*, as perdas por condução no diodo antiparalelo do IGBT podem ser dadas pela seguinte expressão, conforme Leão (2013):

$$P_{SD1,2_{COND}} = v_{SD1,2} \cdot I_{SD1,2_{avg}} + r_{SD1,2} \cdot I_{SD1,2_{rms}}^2 \quad (4.64)$$


Substituindo as Equações (4.20) e (4.22) na Equação (4.64), obtém-se:

$$P_{SD1,2_{COND}} = \frac{1}{2} \cdot \frac{v_{SD1,2}}{\eta \cdot v_{out}} \cdot P_{out} + 0,8464 \cdot \frac{r_{SD1,2}}{V_{inpk} \cdot v_{out} \cdot \eta^2} \cdot P_{out}^2 \quad (4.65)$$

A fim de obter os valores $v_{SD1,2}$ e $r_{SD1,2}$ a folha de dados do fabricante disponibiliza a curva característica do diodo em antiparalelo do IGBT IRGP4650DPBF, que relaciona a corrente direta I_F com a tensão direta V_F , mostrada na Figura 4.14. Linearizando esta curva na

região de operação do conversor, traça-se uma reta a partir da qual se obtém os valores da tensão $v_{SD1,2}$ e da resistência $r_{SD1,2}$.

Figura 4.14 – Curva de Tensão direta por corrente direta no diodo antiparalelo do IGBT.



Fonte: Próprio Autor.

Através de análise numérica a partir da reta da Figura 4.14, encontra-se que:

$$v_{SD1,2} = 0,245V \quad (4.66)$$

e

$$r_{SD1,2} = 0,068\Omega \quad (4.67)$$

Portanto, substituindo as Equações (4.66) e (4.67) na Equação (4.65), encontra-se o valor da perda por condução no diodo do IGBT para a condição de carga nominal, a qual vale:

$$P_{SD1,2_{COND}} = 0,423 W \quad (4.68)$$

4.5.6.6 Perdas por Comutação nos Diodos Antiparalelo dos IGBTs

Ao analisar as etapas de operação do conversor, bem como corrente nos interruptores a partir da Figura 4.4(a), verifica-se que os diodos em antiparalelo dos IGBTs são comutados apenas duas vezes durante cada período da tensão da rede. Portanto, são desconsideradas as perdas por comutação nestes componentes. Assim, é possível definir que:

$$P_{SD1,2_{COMUT}} = 0,0 W \quad (4.69)$$


4.5.6.7 Resumo das Perdas nos Semicondutores

A Tabela 4.9 mostra um resumo de todas as perdas nos semicondutores do retificador *Boost Bridgeless*. O gráfico das perdas totais no retificador, em função da potência de saída está registrado na Figura 4.15.

Tabela 4.9 – Resumo das Perdas Estimadas Nos Semicondutores

<i>Perda</i>	<i>Valor Calculado (W)</i>
$P_{D1,2COND}$	$2 \times 0,528$
$P_{D1,2COMUT}$	$2 \times 0,996$
$P_{S1,2COND}$	$2 \times 0,59$
$P_{S1,2COMUT}$	$2 \times 2,656$
$P_{SD1,2COND}$	$2 \times 0,423$
$P_{SD1,2COMUT}$	0
Total:	9,54W

Figura 4.15 – Curva das Perdas Totais Estimadas nos Semicondutores do Retificador *Bridgeless*.



Fonte: Próprio Autor.

4.6 Rendimento Estimado do Conversor


Considerando que a maior parte das perdas no conversor ocorre nos semicondutores e no indutor, é possível estimar seu rendimento com base nestas perdas, através da seguinte equação:

$$\eta_{estimado} = \frac{P_{out}}{P_{out} + 2P_L + Perdas_{totais}} \cdot 100 = 97,38\% \quad (4.70)$$

Na qual $Perdas_{totais}$ representam as perdas totais estimadas nos semicondutores, cujo valor total está registrado na Tabela 4.9, e P_L representa a perda em um indutor, cujo valor está registrado na Equação (C.16), no Apêndice C.

A Figura 4.16 mostra o gráfico do rendimento teórico estimado do conversor em função da potência da carga, sendo o valor mínimo de 89,18% para uma carga de 50W, e o máximo rendimento de 97,38% para 500W.

Figura 4.16 – Curva do rendimento estimado do conversor.



Fonte: Próprio Autor.

4.7 Conclusão

Uma vez que tenham sido estabelecidas as bases e os conceitos da técnica de PFC aqui denominada como CIDAT, e que o princípio de funcionamento, bem como as etapas de operação e equacionamento do retificador *Boost Bridgeless* tenham sido firmadas, resta portanto o estudo dos resultados obtidos, tanto simulados como práticos, a fim de validar e consolidar a técnica de PFC proposta.

Os capítulos que seguem são dedicados ao projeto do sistema de controle, à análise dos resultados simulados e da implementação do protótipo para a validação da técnica de correção de fator de potência utilizando a estratégia de Controle Indireto por Deslocamento de Amostra de Tensão, aplicada ao retificador monofásico *Boost Bridgeless*.

5 PROJETO DO SISTEMA DE CONTROLE

Antes de dar prosseguimento ao trabalho e apresentar os resultados de simulação e experimentais, resta ainda desenvolver a análise matemática do sistema de controle da tensão de saída do retificador monofásico, quando a este é aplicada a técnica CIDAT proposta. O método utilizado para o projeto do sistema de controle foi o método da resposta em frequência utilizando Diagrama de Bode. A análise do Diagrama de Bode fornece as informações necessárias a respeito da planta do sistema, como erro em regime permanente, velocidade de resposta, estabilidade, etc. O projeto de um compensador por meio deste método consiste em determinar a função de transferência de um compensador tal que sua influência sobre a planta resulte em uma resposta em frequência que atenda a alguns critérios de estabilidade e desempenho.


Portanto, os seguintes passos devem ser seguidos para o projeto do sistema de controle: inicialmente é preciso determinar uma função de transferência da planta que represente a dinâmica do conversor utilizando o CIDAT; em seguida é feita a análise da resposta em frequência a fim de identificar as correções que devem ser inseridas pelo compensador de tensão; por fim, é determinada a função de transferência de um compensador de transferência que ajuste a resposta em frequência do sistema compensado de acordo com os critérios de desempenho comumente estabelecidos para a estabilidade do sistema.

5.1 Análise da Planta de Tensão de Saída

O CIDAT não utiliza uma malha de controle para a corrente, sendo a malha de tensão a única responsável por gerar a variável de controle do sistema. Assim, conforme já foi descrito, no CIDAT a variável de controle é o ângulo de deslocamento entre as tensões $v_{in}(t)$ e $v_s(t)$, ou mais precisamente o tempo de atraso da amostra da tensão de entrada. Portanto, é necessário encontrar uma função de transferência para o conversor que relacione a variável controlada, v_{out} , com a variável de controle, t_{delay} .

A fim de elaborar um modelo equivalente do retificador *Boost Bridgeless* monofásico que contemple o conceito descrito acima, baseado nos modelos propostos por Borgonovo (2005) e Larico (2007), o modelo equivalente do conversor pode ser representado conforme ilustrado na Figura 5.1.

Figura 5.1 – Representação do circuito equivalente do retificador *Boost Bridgeless*.



Fonte: Adaptado de Borgonovo (2005) e Larico (2007).

Na Figura 5.1, V_{out} e I_o representam a tensão média de saída e a corrente média injetada na carga, respectivamente. A tensão $v_s(t)$, por sua vez é representada por uma fonte controlada a qual deve apresentar o mesmo formato da tensão de entrada $v_{in}(t)$, porém defasada, como expresso na Equação (3.20). É necessário destacar que nas análises a seguir, apenas a componente em baixa frequência de $v_s(t)$ é considerada, uma vez que o próprio indutor de interface age naturalmente como um filtro passa-baixa.

Se considerarmos que o conversor está operando com fator de potência unitário, sem perdas e com sinais alternados sinusoidais, é possível escrever uma equivalência entre a potência de entrada e a potência de saída:

$$\frac{V_{inpk} \cdot I_{Lpk}}{2} = I_o \cdot V_{out} \quad (5.1)$$

Isolando a corrente média de saída:

$$I_o = \frac{V_{inpk} \cdot I_{Lpk}}{2 \cdot V_{out}} \quad (5.2)$$

Uma vez que a carga alimentada pelo retificador *Bridgeless* é modelada por uma resistência R , seu valor para um determinado ponto de operação é dado por:

$$R = \frac{V_{out}^2}{P_{out}} \quad (5.3)$$

A impedância equivalente do circuito da Figura 5.1, segundo Borgonovo (2005), considerando a resistência série equivalente do capacitor, é dada por:

$$Z_{eq}(s) = \frac{V_{out}^2 R_{se}}{V_{out}^2 + R_{se} \cdot P_{out}} \cdot \frac{\left[s + \frac{1}{R_{se} \cdot C} \right]}{\left[s + \frac{P_{out}}{V_{out}^2 + R_{se} \cdot P_{out}} \right]} \quad (5.4)$$

Desta forma,

$$\frac{V_{out}(s)}{I_O(s)} = \frac{V_{out}^2 R_{se}}{V_{out}^2 + R_{se} \cdot P_{out}} \cdot \frac{\left[s + \frac{1}{R_{se} \cdot C} \right]}{\left[s + \frac{P_{out}}{V_{out}^2 + R_{se} \cdot P_{out}} \right]} \quad (5.5)$$

A Equação (5.2) estabelece uma relação de proporcionalidade direta entre a corrente entregue pelo retificador *Bridgeless* à carga e a corrente por ele drenada da rede elétrica. Naturalmente, considerando que o valor de pico da tensão da rede elétrica e a tensão de saída são idealmente constantes e sofrem apenas variações transitórias, essa relação de proporcionalidade permanece válida no domínio da frequência, permitindo escrever:

$$I_O(s) = \frac{V_{inpk}}{2 \cdot V_{out}} \cdot I_{Lpk}(s) \quad (5.6)$$

Partindo dos mesmos pressupostos da Equação (5.1), porém isolando I_{Lpk} , chega-se à seguinte equação:

$$I_{Lpk} = \frac{2 \cdot P_{out}}{V_{inpk}} \quad (5.7)$$


Partindo da Equação (3.18), é possível encontrar uma representação alternativa para I_{Lpk} , evidenciando a relação entre a corrente de pico da entrada e o ângulo de atraso θ da amostra de tensão que garante o controle do CIDAT:

$$I_{Lpk} = \frac{V_{inpk}}{L \cdot \omega} \cdot \text{tg}(\theta) \quad (5.8)$$

O ângulo de carga opera dentro de uma faixa muito estreita, com valores que não ultrapassam 2° ($0,035\text{rad}$). Considerando que a função tangente dentro da faixa de operação do ângulo de carga não apenas é linear como apresenta inclinação de praticamente 45° , como mostra a Figura 5.2, pode-se aproximar a Equação (5.8) pela equação abaixo:

$$I_{Lpk} = \frac{V_{inpk}}{L \cdot \omega} \cdot \theta \quad (5.9)$$

Figura 5.2 – Relação linear entre o ângulo de carga e a tangente do ângulo.



Fonte: Próprio Autor.

Aplicando a definição de t_{delay} na equação acima é possível estabelecer a relação entre o valor de pico da corrente de entrada e o tempo de atraso da amostra de tensão no domínio da frequência complexa:

$$I_{Lpk}(s) = \frac{V_{inpk}}{L} \cdot T_{delay}(s) \quad (5.10)$$

Por conseguinte, aplicando a Equação (5.10) à Equação (5.6), chega-se à relação entre a corrente de saída do retificador *Bridgeless* e o tempo de atraso da amostra de tensão no domínio da frequência complexa:

$$I_o(s) = \frac{V_{inpk}^2}{2 \cdot L \cdot V_{out}} \cdot T_{delay}(s) \quad (5.11)$$

Por fim, substituindo a Equação (5.11) na Equação (5.5), é encontrada uma função de transferência para a planta, cuja variável de entrada é o tempo de atraso da amostra da tensão

de entrada, conforme descrito na seção referente ao controle CIDAT. Dessa forma, a função de transferência, $G_v(s)$, é dada por:

$$G_v(s) = \frac{V_{out}(s)}{T_{delay}(s)} = \frac{V_{inpk}^2 \cdot V_{out} \cdot Rse}{2L \cdot (V_{out}^2 + Rse \cdot P_{out})} \cdot \frac{\left[s + \frac{1}{Rse \cdot C} \right]}{\left[s + \frac{P_{out}}{V_{out}^2 + Rse \cdot P_{out}} \right]} \quad (5.12)$$

Para fins de simplificação, sejam:

$$k_{Gv} = \frac{V_{inpk}^2 \cdot V_{out} \cdot Rse}{2L \cdot (V_{out}^2 + Rse \cdot P_{out})} \quad (5.13)$$

$$z_{Gv} = \frac{1}{Rse \cdot C} \quad (5.14)$$

$$p_{Gv} = \frac{P_{out}}{V_{out}^2 + Rse \cdot P_{out}} \quad (5.15)$$

A função de transferência pode ser escrita apenas como:

$$G_v(s) = \frac{k_{Gv}(s \cdot z_{Gv} + 1)}{s \cdot p_{Gv} + 1} \quad (5.16)$$

Observa-se pela Equação (5.13) que diferentemente das técnicas de PFC clássicas, a função de transferência que representa a dinâmica da planta da tensão de saída depende também do valor da indutância de entrada, uma vez que o valor da impedância que interliga as duas fontes $v_{in}(t)$ e $v_s(t)$ interfere diretamente no valor do ângulo de defasagem entre elas, necessário para produzir a tensão de saída desejada. Como esperado, na função de transferência o valor da indutância atenua o ganho da planta, refletindo matematicamente a realidade física de que a resposta do conversor é mais rápida para pequenos valores de indutância e mais lenta para valores maiores.

5.2 Análise da Resposta em Frequência da Função de Transferência da Planta


O próximo passo consiste em analisar a resposta em frequência da função de transferência de laço aberto da planta do conversor obtida em (5.16). Assim, substituindo os

parâmetros de projeto especificados no capítulo anterior, bem como os valores de capacitância e indutância calculados, em (5.12) obtém-se a função de transferência em malha aberta da planta de tensão, dada por:

$$G_v(s) = \frac{14,438 \times 10^3 (s + 1515,15)}{s + 5,65} \quad (5.17)$$

Com o objetivo de verificar a validade da função de transferência obtida, foi realizada por meio de simulação numérica o levantamento da resposta em frequência do circuito equivalente da Figura 5.1, utilizando o tempo de atraso t_{delay} como variável de entrada e a tensão v_{out} como variável de saída, a qual foi então comparada com a resposta obtida a partir da Equação (5.16). Para isso, a Figura 5.3(a) mostra o diagrama de Bode obtido a partir da Equação (5.16), enquanto a Figura 5.3(b) mostra o resultado obtido por meio de simulação computacional. Com estes dois resultados é possível verificar a proximidade entre os dois resultados, o que valida a função de transferência obtida.

Figura 5.3 – Resposta em frequência da função de transferência de malha aberta da planta de tensão através de (a) equação e (b) simulação numérica.



Fonte: Próprio Autor.

A partir da análise dos gráficos de módulo e de fase da Figura 5.3(a), faz-se possível extrair algumas informações a respeito da estabilidade e da dinâmica da planta do sistema. Analisando o gráfico de módulo, o valor do ganho na frequência zero é elevado, cerca de 133dB, o que indica um erro em regime permanente reduzido, mas ainda diferente de zero. A fim de

tornar o erro nulo, o compensador deve acrescentar um polo na frequência zero, o que faz com que o ganho em frequência zero tenda ao infinito, e erro em regime permanente tenda a zero. Esta característica também implica em um transitório rápido devido ao elevado ganho em baixa frequência e a frequência de cruzamento tendendo ao infinito.

5.3 Projeto do Compensador de Tensão

O terceiro passo consiste em determinar um compensador de tensão cuja função de transferência modifique o comportamento da resposta em frequência do sistema compensado. Para isso, o compensador de tensão deve ser projetado de forma a garantir que: o sinal de saída do compensador seja o sinal de entrada da planta $G_v(s)$; o compensador deve possuir um polo na frequência zero; a margem de fase do sistema compensado deve ser positiva e próxima de 90° , a fim de garantir a estabilidade e o superamortecimento da resposta transitória; a frequência de cruzamento deve ser satisfatoriamente inferior à frequência da rede.

Assim, o compensador adotado para a malha de tensão é do tipo Proporcional – Integral (PI), cuja função de transferência tem o seguinte formato:

$$C_v(s) = K_p + \frac{K_{int}}{s} \quad (5.18)$$

O ganho de realimentação do sensor de tensão, $H_v(s)$, utilizado é tal que para o microcontrolador uma tensão de saída de 400V seja equivalente a uma tensão de 2V. Assim,

$$H_v(s) = \frac{1}{200} \quad (5.19)$$

Para a sintonia do PI, deseja-se uma frequência de cruzamento f_c igual a um quinto da frequência da rede, além de um zero uma década menor que frequência de cruzamento:


$$f_c = 12\text{Hz} \quad e \quad f_z = 1,2\text{Hz} \quad (5.20)$$

Com isso, obtém-se então os ganhos proporcional e integral do PI, os quais valem respectivamente:

$$K_p = 6,9 \times 10^{-4} \quad e \quad K_{int} = 5,2 \times 10^{-3} \quad (5.21)$$

Com os quais se obtém uma margem de fase igual $91,5^\circ$ a partir da qual se espera uma resposta superamortecida da variável de saída. A Figura 5.4 mostra o diagrama de Bode da função de transferência em malha aberta da planta de tensão com o compensador PI.

Figura 5.4 – Resposta em frequência da função de transferência de malha aberta com controlador de tensão.



Fonte: Próprio Autor.

5.4 Conclusão

Neste capítulo foram descritas as equações que definem a função de transferência da planta do retificador *Boost Bridgeless* monofásico, quando a este é aplicada a estratégia de PFC CIDAT, tema deste trabalho. Observou-se que a planta de tensão não depende apenas do elemento capacitivo, mas também do valor da indutância de entrada, a qual interfere diretamente na velocidade de resposta da tensão de saída. A partir desta função de transferência foi projetado um controlador do tipo PI que garanta à resposta do sistema uma dinâmica mais lenta que a frequência da rede.

6 RESULTADOS DE SIMULAÇÃO

Tendo sido estabelecidos os fundamentos do CIDAT e posteriormente o dimensionamento e projeto do retificador *Boost Bridgeless*, resta verificar de forma prática o que foi demonstrado até este ponto. Com este objetivo em foco, esta seção é dedicada à simulação do sistema proposto, considerando as situações com tensão de entrada puramente senoidal, injeção de harmônicos de tensão, variações de carga e afundamento de tensão. As simulações a seguir foram realizadas utilizando o software PSIM®.

6.1 Modelo Simulado do Conversor

Os parâmetros de projeto considerados na simulação estão listados na Tabela 6.1, além dos valores dimensionados para o indutor de entrada, capacitor equivalente do barramento cc e a resistência nominal de carga.

Tabela 6.1 – Parâmetros do Circuito Simulado.

<i>Grandeza</i>	<i>Valor</i>
<i>Tensão de Entrada (rms)</i>	220V
<i>Tensão no Barramento cc</i>	400V
<i>Potência Nominal</i>	500W
<i>Frequência da Rede</i>	60Hz
<i>Frequência de Chaveamento</i>	39KHz
<i>Indutor de Entrada</i>	10mH
<i>Capacitor de Saída</i>	550uF


Fonte: Próprio Autor.

O circuito simulado do retificador *Boost Bridgeless* PFC proposto está dividido em três partes: O circuito do conversor de potência, os sensores de tensão e o controlador digital, os quais estão descritos a seguir.

6.1.1 Circuito do Retificador *Boost Bridgeless*

Utilizando os parâmetros definidos na Tabela 6.1, foi montado o circuito do retificador *Boost Bridgeless* com o auxílio do software PSIM®, o qual está representado pela Figura 6.1, com as partes componentes da estrutura organizadas e separadas por: Fonte de tensão ca, indutor *Boost*, conversor *Bridgeless*, barramento cc e carga representada por uma resistência.

Figura 6.1 – Circuito de simulação da estrutura de potência do retificador *Boost Bridgeless*.



Fonte: Próprio Autor.


De acordo com o tipo de comando escolhido, os interruptores S_1 e S_2 são comutados de forma simétrica, ou seja, ambos os interruptores recebem o mesmo sinal de comando representado na Figura 6.1 pelo sinal PWM enviado para S_1 e S_2 .

6.1.2 Medição das Tensões ca e cc

A fim de medir as tensões envolvidas no controle (tensão no barramento cc e na fonte ca), são utilizados amplificadores de instrumentação, em cascata com um amplificador na configuração seguidor de tensão a fim de ser conectado ao canal analógico do microcontrolador. As Figuras 6.2 e 6.3 mostram os circuitos simulados dos sensores de tensão do barramento cc e da fonte de entrada, respectivamente.


Em ambos os casos, considera-se que o microcontrolador utilizado opera com uma tensão máxima de 5Vcc, por isso na saída dos sinais medidos das tensões (VDC e VAN_ADC) é colocado um diodo rápido de sinal, ligado à alimentação de 5V do microcontrolador a fim de proteger os canais analógicos contra sobretensão e limitar os sinais de saída.

Figura 6.2 – Circuito simulado do sensor da tensão cc.



Fonte: Próprio Autor.

Figura 6.3 - Circuito simulado do sensor da tensão de entrada.




Fonte: Próprio Autor.

6.1.3 Bloco de Controle Digital

A fim de simular o microcontrolador foi empregado um bloco de programação em linguagem c, disponível no Software PSIM[®], a partir do qual é implementado o algoritmo de controle digital do CIDAT. Conforme detalhado no Capítulo 3, os únicos sinais que são enviados para o microcontrolador são os sinais medidos das tensões de entrada retificada e de saída, conforme ilustrado na Figura 6.4, representadas por VAN_ADC e VDC, respectivamente.

Nesta simulação, para fins de captura das formas de onda foram tomadas duas variáveis de saída importantes para fins de demonstração, representadas na Figura 6.4 por THETA e V_MOD, as quais representam respectivamente o ângulo de atraso da tensão deslocada, e a tensão deslocada no tempo. A tensão V_MOD é então comparada com uma portadora triangular, a fim de gerar o sinal PWM que é enviado para os interruptores S_1 e S_2 do retificador *Bridgeless*.

Figura 6.4 – Simulação do controle digital do CIDAT.



Fonte: Autoria Própria

Apesar de o bloco de controle estar separado do bloco de modulação na Figura 6.4, na prática esta modulação é feita dentro do próprio microcontrolador, utilizando o periférico CCP (*Compare – Capture – PWM*).

O código do programa do controle digital feito na simulação a partir do *CBlock* da Figura 6.4 está disponível no Apêndice A deste trabalho, na Figura A.1, para fins de consulta.

6.2 Simulações em Regime Permanente


Nos três primeiros capítulos deste trabalho já foram descritas as vantagens do CIDAT em relação às principais estratégias de controle encontradas na literatura. Ficou reservada a esta seção a tarefa de demonstrar por meio de simulações computacionais tanto a veracidade quanto a eficácia do que foi proposto para o CIDAT.

Tendo isto sido posto, o retificador em estudo foi submetido a vários testes a fim de validar o modelo de controle proposto. Para tanto, foram aplicadas as seguintes simulações ao sistema de potência, analisando primeiramente o regime permanente do sistema: Inicialmente é realizada a simulação com 100% de carga aplicando uma tensão puramente senoidal na entrada. Em seguida a carga é reduzida para apenas 10% do valor nominal. Posteriormente, como a técnica CIDAT propõe ser eficaz mesmo para tensões não senoidais, o sistema é submetido a tensões com distorções de à 3ª e 5ª harmônicas. Por fim, o sistema foi submetido a uma tensão triangular hipotética. Os resultados das simulações em regime permanente são apresentados a seguir.

6.2.1 Simulação com 100% de Carga

Considerando uma tensão de entrada puramente senoidal e carga nominal, a Figura 6.5(a) mostra as formas de onda das tensões de entrada ($220V_{ca}$), de saída ($400V_{cc}$) e da corrente de entrada. A Figura 6.5(b) mostra a forma de onda da tensão retificada de entrada e a tensão deslocada pelo controle CIDAT a fim de gerar a corrente senoidal da Figura 6.5(a). Para esta condição de carga e de tensão, o Fator de potência obtido é $FP = 0,998$, com Taxa de Distorção Harmônica da Corrente ($THDi$) igual a 4,812%, considerando que a distorção da tensão seja zero. O tempo de atraso t_{delay} de deslocamento da amostra de tensão é de $62,5\mu s$.

Figura 6.5 – Formas de onda da (a) tensão de entrada, tensão cc, corrente no indutor e (b) tensão deslocada aplicando uma tensão puramente senoidal na entrada com carga nominal.




Fonte: Próprio Autor.

6.2.2 Simulação com 10% de Carga

Considerando uma tensão de entrada puramente senoidal e uma carga apenas 10% da nominal, a Figura 6.6(a) mostra as formas de onda das tensões de entrada ($220V_{ca}$), de saída ($400V_{cc}$) e da corrente de entrada. A Figura 6.6(b) mostra a forma de onda da tensão retificada de entrada e a tensão deslocada pelo controle CIDAT a fim de gerar a corrente senoidal da Figura 6.6(a). Para esta condição de carga e de tensão, o Fator de Potência obtido é $FP = 0,966$, com Taxa de Distorção Harmônica da Corrente ($THDi$) igual a 25,7%, considerando que a distorção da tensão seja zero. O tempo de atraso t_{delay} de deslocamento da amostra de tensão é de $5\mu s$.

Figura 6.6 – Formas de onda da (a) tensão de entrada, tensão cc, corrente no indutor e (b) tensão deslocada aplicando uma tensão puramente senoidal na entrada com 10% de carga nominal.





Fonte: Próprio Autor.

6.2.3 Simulação com Tensão de Entrada não Senoidal

A Figura 6.7 mostra as formas de onda das tensões de entrada, saída e da corrente de entrada, além da tensão deslocada, considerando a aplicação de harmônicas de tensão de 3ª ordem, com THD_v de 20% da tensão fundamental. Para esta condição de carga e de tensão, o Fator de Potência obtido é $FP = 0,998$, com tempo de atraso t_{delay} de deslocamento da amostra de tensão igual a $62,5\mu s$. Para verificar o grau de similaridade entre as ondas de tensão e corrente, a Figura 6.7(c) mostra o espectro de frequência da tensão e da corrente de entrada.

Figura 6.7 – Formas de onda (a) da tensão de entrada, tensão cc, corrente no indutor, (b) tensão deslocada e (c) espectro harmônico de corrente e tensão aplicando uma tensão com 20% de distorção devido à 3ª harmônica.






(c)

Fonte: Próprio Autor.


A Figura 6.8 mostra as formas de onda das tensões de entrada, de saída e da corrente de entrada, além da tensão deslocada, considerando a aplicação de harmônicas de tensão de 5ª ordem, com THDv de 20% da tensão fundamental. Para esta condição de carga e de tensão, o Fator de Potência obtido é $FP = 0,997$, com tempo de atraso t_{delay} de deslocamento da amostra de tensão igual a $61\mu s$. Para verificar o grau de similaridade entre as ondas de tensão e corrente, a Figura 6.8(c) mostra o espectro de frequência da tensão e da corrente de entrada.

Figura 6.8 – Formas de onda (a) da tensão de entrada, tensão cc, corrente no indutor, (b) tensão deslocada e (c) espectro harmônico de corrente e tensão aplicando uma tensão com 20% de distorção devido à 5ª harmônica.



(a)

(b)




(c)

Fonte: Próprio Autor.

A fim de demonstrar a eficácia da estratégia de controle proposta sob quaisquer forma de onda periódica da tensão de entrada, o sistema foi submetido a uma tensão de entrada triangular. A Figura 6.9(a) mostra as formas de onda da tensão de saída ($400V_{cc}$), da tensão de entrada triangular com THD_v de 12,4% e da corrente de entrada, seguindo a mesma forma de onda e em fase com a tensão de entrada. Na Figura 6.9(b) está representada a tensão de entrada retificada deslocada pelo controle CIDAT.


Para esta condição de carga e de tensão, o Fator de Potência obtido é $FP = 0,998$, com tempo de atraso t_{delay} de deslocamento da amostra de tensão igual a $98,5\mu s$.

Figura 6.9 – Formas de onda (a) da tensão de entrada, tensão cc, corrente no indutor, (b) tensão deslocada e (c) espectro harmônico de corrente e tensão aplicando uma tensão triangular na entrada.



(a)

(b)



(c)

Fonte: Próprio Autor.

6.3 Simulações em Regime Transitório


A análise do sistema durante o regime transitório tem o objetivo de avaliar o desempenho da técnica e da robustez da malha de controle da tensão cc, uma vez que o sinal resultante do controle da tensão está diretamente ligado ao tempo de atraso da amostra de tensão do CIDAT.

A fim de analisar a resposta em regime transitório, foram aplicados degraus de carga, primeiramente variando a potência na carga de 500W a 250W (de 100% a 50% da carga nominal), posteriormente de 250W a 500W. Em seguida foi aplicado um afundamento de 50% na tensão de entrada.

6.3.1 Variações de Carga

A Figura 6.10 mostra o resultado simulado da tensão e da corrente de entrada durante o transitório de carga. A Figura 6.10(a) mostra o transitório da corrente de entrada quando a potência na carga varia de 100 a 50% da potência nominal, enquanto a Figura 6.10(b) mostra o transitório da corrente para a variação de 50 a 100% da carga nominal.

Figura 6.10 – Resultados de simulação da tensão e da corrente de entrada aplicando variações na carga (a) de 500W a 250W e (b) de 250W a 500W.




Fonte: Próprio Autor.

A fim de analisar a resposta da malha de controle da tensão no barramento cc, a Figura 6.11 mostra o comportamento da tensão de saída comparada com o valor de referência (400V_{cc}) quando são aplicados os dois degraus de carga.

A Figura 6.11(a) mostra o comportamento da tensão quando a potência cai para 50% da carga nominal. No instante em que a carga é reduzida, a energia excedente no banco capacitivo faz com que a tensão no capacitor aumente. O amplificador de erro da tensão identifica esta variação positiva da tensão e responde reduzindo o sinal do controlador, e consequentemente o tempo de atraso da tensão deslocada, fazendo com que o conversor extraia menos energia proveniente da rede até que a tensão cc alcance o valor da tensão de referência. Na Figura 6.11(b) acontece o oposto durante aumento de carga. No instante em que a carga aumenta, o aumento do consumo de energia a partir banco capacitivo faz com que a tensão no capacitor caia. O amplificador de erro da tensão identifica esta variação negativa da tensão e responde aumentando o sinal do controlador, aumentando consequentemente o tempo de atraso da tensão deslocada, fazendo com que o conversor extraia mais energia proveniente da rede até que a tensão cc alcance o valor da tensão de referência.

Figura 6.11 – Resultados de simulação da tensão de saída aplicando variações na carga (a) de 500W a 250W e (b) de 250W a 500W.




Fonte: Próprio Autor.

Quanto à velocidade de resposta da malha de controle da tensão cc, foi registrado um sobressinal de apenas 6,9V na Figura 6.11(a) e uma queda máxima de 10,2V na Figura 6.11(b), e em ambos os casos o tempo de acomodação ao sinal de referência foi de cerca de 5 ciclos da tensão da rede.

6.3.2 Afundamento da Tensão de Entrada

Os resultados a seguir mostram as principais formas de onda quando o sistema é submetido a um afundamento da tensão de entrada de 50% do valor nominal. A Figura 6.12(a) mostra as formas de onda da tensão e da corrente de entrada durante a aplicação do afundamento, enquanto a Figura 6.12(b) mostra o transitório da tensão no barramento cc.

Figura 6.12 – Resultados de simulação (a) da tensão e da corrente de entrada e (b) da tensão de saída aplicando afundamento na tensão.




Fonte: Próprio Autor.

Analisando a Figura 6.12 acima, no instante em que ocorre o afundamento da tensão de entrada, pelo fato de a carga demandar a mesma potência a ser consumida, o conversor deve drenar mais corrente da rede a fim de manter o equilíbrio de potência. Por este motivo a corrente da Figura 6.12(a) aumenta quando a tensão cai. Durante o período transitório da corrente, enquanto a tensão está baixa e a corrente ainda não atingiu seu valor máximo, o barramento cc precisa fornecer a maior parte da energia para a carga, por isso a tensão de saída decai rapidamente. O controlador de tensão atua aumentando o sinal de saída do controlador de tensão, e conseqüentemente aumentando o tempo de deslocamento da amostra de tensão, fazendo com que seja drenada mais corrente da rede, equilibrando assim a tensão no barramento cc. A partir da análise da Figura 6.12, o tempo de acomodação da tensão de saída chega a cerca de 10 ciclos da tensão da rede, com uma variação máxima de cerca de 11,3V negativos.

Durante o período em que a tensão de entrada está com seu valor nominal, o tempo de atraso da amostra de tensão, t_{delay} , é de aproximadamente $32\mu s$. Quando ocorre a variação de tensão, quando o controle entra em regime permanente, o tempo de atraso chega a $140\mu s$. Este aumento pouco mais de quatro vezes do tempo de atraso se deve pelo fato de o ângulo de carga ser inversamente proporcional ao quadrado da tensão de pico da rede. Nas Figuras 6.13(a) e 6.13(b) estão representadas as tensões de entrada retificadas e as amostras de tensão deslocadas no tempo por t_{delay} , antes e depois do afundamento de tensão.

Figura 6.13 – Resultados de simulação da tensão deslocada com (a) tensão nominal e (b) e 50% da tensão.



Fonte: Próprio Autor.

6.4 Conclusão

Ao fim deste capítulo ficou evidenciada, por meio das simulações apresentadas, a eficácia da estratégia de controle proposta neste trabalho. Dentre todas as situações analisadas, o menor valor de fator de potência alcançado foi de 0,966, chegando a valores de até 0,998. Junte-se a isso o fato de ter sido evidenciada a simplicidade da estratégia de controle do CIDAT e a robustez da malha de controle da tensão de saída, resta verificar experimentalmente os resultados demonstrados através das simulações apresentadas neste capítulo.

7 PROTÓTIPO E RESULTADOS EXPERIMENTAIS

Este capítulo apresenta os principais resultados experimentais obtidos a partir do protótipo do retificador monofásico *Boost Bridgeless*, cujos parâmetros nominais estão apresentados na Tabela 7.1. As formas de onda foram coletadas com o osciloscópio *TDS 3014C Tektronix®*. Para gerar as diversas formas de onda da tensão utilizou-se uma fonte *FCAT 4500-38-15Supplier®*. O fator de potência e as taxas de distorções harmônicas foram obtidos utilizando-se o analisador de energia *ET-5060C Minipa®*. O rendimento do conversor foi medido por meio da comparação entre as potências de entrada e de saída, utilizando multímetros digitais *ET – 2082C Minipa®* por questões de disponibilidade.


Tabela 7.1 – Parâmetros Nominais do Conversor.

<i>Grandeza</i>	<i>Valor</i>
<i>Tensão de Entrada (rms)</i>	220V
<i>Tensão no Barramento cc</i>	400V
<i>Potência Nominal</i>	500W
<i>Frequência da Rede</i>	60Hz
<i>Frequência de Chaveamento</i>	39KHz
<i>Indutor de Entrada</i>	10mH
<i>Capacitor de Saída</i>	550uF

Fonte: Próprio Autor.


As Figuras 7.1 e 7.2 mostram as imagens do protótipo experimental e a vista superior com a descrição das principais partes componentes do conversor.

Figura 7.1 – Protótipo experimental do conversor *Boost Bridgeless* monofásico.



Fonte: Próprio Autor.

Figura 7.2 – Vista superior do protótipo.



Fonte: Próprio Autor.

7.1 Resultados em Regime Permanente


Nesta seção são apresentados os resultados experimentais do protótipo em regime permanente para duas situações de carga com tensão senoidal, sendo a primeira com carga nominal de $500W$ e a segunda apenas com 10% da carga nominal, $50W$. Em seguida são analisados os resultados quando são injetadas harmônicas de 3ª e 5ª ordem à tensão de entrada, a fim de validar a proposta do CIDAT de manter o fator de potência unitário mesmo para tensões não senoidais.

7.1.1 Resultados para 100% de Carga

Para uma carga inicialmente igual a $500W$ e com uma tensão senoidal de entrada, a Figura 7.3 mostra as formas de onda da corrente de entrada (CH3, $5A/div$), da tensão da rede (CH1, $200V/div$) e da tensão no barramento cc (CH2, $100V/div$). O que pode ser claramente observado na Figura 7.3, tanto a baixa distorção como o elevado fator de potência, são comprovados pela Figura 7.4, a qual mostra o espectro harmônico da corrente em função da componente fundamental, a distorção harmônica total (4,71%) e o fator de potência (0,996).


Observa-se ainda que a corrente do semiciclo negativo possui uma distorção ligeiramente maior em relação à positiva. Isso se deve por causa do efeito do ruído de modo comum, característica própria do conversor *Bridgeless*, a qual já foi abordada no Capítulo 2.

Figura 7.3 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) com 100% de carga.



Fonte: Próprio Autor.

Figura 7.4 – Fator de potência, distorção harmônica e espectro harmônico da corrente de entrada comparado com os limites da Norma IEC 61000-3-2:2014.




Fonte: Próprio Autor.

7.1.2 Resultados para 10% de Carga

Para uma carga igual a 50W e com uma tensão senoidal de entrada, a Figura 7.5 mostra as formas de onda da corrente de entrada (CH3, 500mA/div), da tensão da rede (CH1, 200V/div) e da tensão no barramento cc (CH2, 100V/div). Apesar da alta ondulação da corrente de entrada, em termos relativos ao seu valor eficaz, a corrente ainda se mantém claramente em fase e com a mesma envoltória da tensão de entrada. Para esta condição de carga foi obtido um fator de potência de 0,961, com $THDi$ igual a 18,1% da componente fundamental.

Figura 7.5 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) com 10% de carga.




Fonte: Próprio Autor.

7.1.3 Resultados com Tensão de Entrada não Senoidal


A fim de validar a proposta da técnica CIDAT, o protótipo foi submetido à aplicação de tensões de entrada não senoidais. As Figura 7.6 e 7.7 mostram as respostas da corrente quando à tensão são aplicadas distorções de 3^a e de 5^a harmônicas, respectivamente com THD_v igual a 20%. As Figuras 7.6 e 7.7 comprovam visualmente a eficiência da técnica de controle CIDAT frente a tensões não senoidais. Esta característica se faz extremamente necessária em se tratando de correção de fator de potência pelo fato de ser quase universal o fato de as tensões disponível nas redes, tanto residenciais como industriais não serem perfeitamente senoidais. Os valores obtidos de fator de potência foram de 0,997 para a Figura 7.6 e 0,998 para a Figura 7.7.

Figura 7.6 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando distorção de 3ª harmônica.



Fonte: Próprio Autor.

Figura 7.7 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando distorção de 5ª harmônica.



Fonte: Próprio Autor.


7.2 Resultados em Regime Transitório

A fim de se analisar a resposta dinâmica do sistema de controle utilizando o CIDAT, foram aplicadas duas perturbações de carga ao sistema, uma variação negativa de carga, de 500 para 250W, e uma variação positiva, de 250 a 500W.

A Figura 7.8 mostra a resposta da corrente de entrada (CH3, 2A/div) e da tensão no barramento cc (CH2, 100V/div) ao degrau negativo de carga. É possível observar que devido à dinâmica da resposta do controlador de tensão possuir uma frequência de cruzamento muito

inferior à frequência da tensão da rede, no instante em que a carga é reduzida a energia acumulada no barramento capacitivo tende a aumentar a tensão cc, razão pela qual se observa um pico na tensão do barramento. A atuação do controlador de tensão leva apenas cerca de cinco ciclos da tensão da rede para se estabilizar novamente na tensão de referência de 400V. É importante ressaltar o comportamento da corrente durante o transitório de carga, o qual apresenta uma característica particular da técnica de controle pelo CIDAT. Durante o período em que o controlador ainda não está estabilizado, o valor do tempo de atraso da amostra de tensão, t_{delay} , é maior do que o valor em regime permanente, ou seja, é maior do que o necessário para a carga atual, a corrente apresenta uma elevada descontinuidade na passagem pelo zero. O controlador de tensão atua, portanto, fazendo com que t_{delay} reduza até que tenha o valor necessário para manter a tensão cc em 400V, fazendo a corrente retornar ao formato da tensão de entrada.

Figura 7.8 – Formas de onda da corrente (CH3), da tensão da rede (CH1) e da tensão cc (CH2) aplicando variação de 100% a 50% da carga nominal.




Fonte: Próprio Autor.

A Figura 7.9 mostra a resposta da corrente de entrada (CH3, 2A/div) e da tensão no barramento cc (CH2, 100V/div) ao degrau positivo de carga. É possível observar que devido à dinâmica do sistema, no instante em que a carga é aumentada, instantaneamente passa a ser drenada mais energia do barramento capacitivo, o qual tende a diminuir a tensão cc, razão pela qual se observa um pico negativo na tensão do barramento. A atuação do controlador de tensão leva novamente cerca de cinco ciclos da tensão da rede para se estabilizar novamente na tensão de referência de 400V. É importante ressaltar a diferença no comportamento da corrente durante o degrau positivo de carga, o qual apresenta uma característica diferente do degrau negativo.

decrecer consideravelmente em comparação com o rendimento teórico, o que indica um superdimensionamento dos componentes. Para o menor valor de carga analisado, com 50W, o rendimento experimental é de 87%, enquanto o teórico é de 89,2%. Mesmo para a condição em que os dispositivos semicondutores operam distantes de sua condição nominal, o rendimento é bem satisfatório, sendo superior a 90% para condições de carga superior a 100W.

Figura 7.10 – Gráfico do rendimento experimental, comparado com o rendimento teórico do retificador em função da potência de saída.




Fonte: Próprio Autor.

A análise do rendimento mostra a eficácia do conversor em si. Visto, porém que o foco deste trabalho está na estratégia de PFC, a eficácia do CIDAT deve ser verificada por meio de dois gráficos: do fator de potência e da Distorção Harmônica Total da corrente.

A fim de verificar o FP obtido, foram traçados os gráficos para o FP experimental, e comparado com o FP obtido por meio das simulações apresentadas no Capítulo 6, resultados estes que estão registrados na Figura 7.11. Observa-se, pela Figura 7.11, que o FP experimental é ligeiramente menor que o simulado, mas ainda assim muito próximos nas regiões próximas da carga nominal. Enquanto o FP experimental para carga nominal é de 0,993, o FP simulado é de 0,998. O valor mínimo do FP experimental foi de 0,96, comparado com 0,98 do FP simulado. Essa pequena diferença é natural, visto que na simulação não são levadas em consideração todos os fenômenos observados na prática, como o ruído de modo comum que mostrou-se presente nos resultados experimentais. Contudo, estes resultados alcançados para o fator de potência não só são animadores para a técnica CIDAT, como a torna extremamente promissora, por sua simplicidade, eficiência e obtenção de resultados tão bons quanto as demais técnicas de PFC já consolidadas.


Figura 7.11 – Gráfico do fator de potência experimental, comparado com o fator de potência teórico do retificador em função da potência de saída.



Fonte: Próprio Autor.

A Figura 7.12 mostra as curvas da TDH da corrente, obtidas experimentalmente e via simulação. Com exceção da região de carga média (em torno de 50%), onde se observa uma não linearidade da curva simulada, as duas curvas são muito similares. A TDH mínima da corrente, com carga nominal foi de 4,71%, e a máxima TDH, obtida com 10% de carga, foi de 15,1%.

Figura 7.12 – Gráfico da Taxa de Distorção Harmônica de corrente experimental, comparada com a simulação do retificador em função da potência de saída.



Fonte: Próprio Autor.

7.4 Conclusão

Neste capítulo foram apresentados os resultados de validação da técnica de correção de fator de potência CIDAT aplicada ao retificador *Boost Bridgeless* monofásico. Tais resultados foram expostos através de imagens, formas de onda e medições a fim de verificar a eficácia da técnica de controle proposta.

Os resultados apresentados não apenas confirmaram as ideias propostas, as estimativas e as simulações apresentadas, como também consolidam com forte evidência a validade e eficácia da estratégia de PFC, o CIDAT, foco deste trabalho. Se de um lado ficou evidente a simplicidade de implementação do CIDAT, de outro foi igualmente manifesta a eficiência da estratégia de controle frente a formas de onda de tensão não senoidais, aliada à vantagem de dispensar o uso de sensor de corrente, o que faz com que o CIDAT leve a um novo degrau o conceito de controle indireto da corrente. É importante destacar que os dados de rendimento são apenas aproximados, devido à não garantia de calibração dos multímetros utilizados nas medições. Para valores mais exatos, é necessária a utilização de equipamentos com melhor precisão, indisponíveis no momento da coleta.

8 CONCLUSÕES GERAIS

O presente trabalho objetivou elaborar uma nova estratégia de controle para correção de fator de potência, denominada CIDAT, que fosse de simples implementação e dispensasse a utilização de sensores de corrente, utilizando um retificador ativo monofásico *Boost Bridgeless*. O princípio básico desta nova estratégia foi apresentado e demonstrado no Capítulo 3, o qual sugere que utilizando o próprio sinal da tensão de entrada como sinal modulador, é possível garantir a operação do retificador com elevado fator de potência, desde que este sinal de tensão seja deslocado no tempo. Portanto, não é necessário a utilização de uma malha interna de corrente, nem um sensor de corrente, apenas uma amostra da tensão de entrada deslocada no tempo. Por essa razão, tal estratégia foi denominada de Controle Indireto por Deslocamento de Amostra de Tensão, ou CIDAT.

O Capítulo 4 foi dedicado ao estudo do retificador utilizado como protótipo para validação da técnica CIDAT proposta. Diante das várias topologias apresentadas no Capítulo 2, foi escolhido o retificador *Boost Bridgeless*, por sua simplicidade, reduzido número de semicondutores e elevado rendimento teórico.

No Capítulo 5 foi desenvolvida uma função de transferência que representa a dinâmica do retificador quando aplicada a técnica de PFC CIDAT. Esta abordagem se fez necessária pelo fato a abordagem do CIDAT se diferenciar das técnicas convencionais quanto à sua variável de controle, consistindo apenas em um ângulo de defasagem da tensão de entrada.

O trabalho culminou nos resultados simulados e experimentais, mostrados nos Capítulos 6 e 7, respectivamente. A partir de um protótipo com potência de saída nominal de 500W, foram submetidos testes para verificar a eficiência da estratégia de PFC CIDAT. Inicialmente foram submetidas algumas condições de carga, de 10% a 100% da potência nominal, sendo observado a efetividade da técnica mesmo para baixas condições de carga, tendo sido obtido um fator de potência de 0,993 e uma taxa de distorção da corrente de 4,71% para a condição nominal de carga. Em seguida o conversor foi submetido a tensões de entrada não senoidais, com elevadas distorções harmônicas de tensão, da ordem de 20%, para a 3ª e para a 5ª harmônica de tensão, a fim de verificar a operação com elevado fator de potência para tensões não senoidais. Para estes dois casos foram obtidos fatores de potência de 0,997 e 0,998, respectivamente, resultados estes que se mostram animadores e promissores para a consolidação do CIDAT como técnica de PFC. Além disso, foram ainda aplicadas perturbações ao sistema a fim de verificar o comportamento controle da malha de tensão de saída, e a dinâmica do sistema frente a estas perturbações.

Os resultados obtidos corroboram fortemente todas as características almejadas pela estratégia de controle apresentada, tanto sua operação com baixa distorção harmônica, elevado fator de potência e simplicidade de implementação, as quais culminaram na publicação de um artigo (ALBUQUERQUE et al, 2017) em revista nacional. É evidente, portanto que os estudos envolvendo o controle CIDAT não devem ser limitados a este trabalho, devendo, por exemplo, buscar estender tais conceitos para outros tipos de retificadores, inclusive a nível de retificadores trifásicos, e estudar possíveis derivações desta técnica a fim de aplicar tal estratégia em um segundo estágio, como um inversor que possibilite injetar potência na rede trifásica, a partir de uma fonte geradora, como um gerador eólico, por exemplo.

REFERÊNCIAS

- ALBUQUERQUE, L. T. et al. **Boost PFC sem Sensor de Corrente Utilizando Técnica de Deslocamento de Amostra de tensão**. *Eletrônica de Potência*, v. 22, n.1, p. 63-70, jan./mar. 2017.
- ALMEIDA, B. R.; DEMERCIL, S. O. **Power Converter for Vertical Wind Energy Conversion System**. *Power Electronics Conference (COBEP)*, pp. 468-473, Brazilian 2013.
- ANEEL - Agência Nacional de Energia Elétrica, **Procedimentos de distribuição de energia elétrica no sistema elétrico nacional – Prodinst módulo 8 – qualidade da energia elétrica**, de 24/8/2005.
- ANCUTI, M. C. et al. **Boost Interleaved PFC versus Bridgeless Boost Interleaved PFC Converter Performance/Efficiency Analysis**. *International Conference on Applied and Theoretical Electricity (ICATE)*, Dec. 2014.
- BARBI, I. **Projetos de Fontes Chaveadas**. Edição do Autor, 2001;
- BORGONOVO, D. et al. **A Self-Controlled Power Factor Correction Single-Phase Boost Pre-Regulator**. *IEEE 36th Power Electronics Specialists Conference (PESC '05)*, pp.2351-2357, Jun 2005.
- CASANELLAS, F. **Losses in PWM inverters using IGBTs**. *IEE Proceedings Electric Power Applications*, vol.141, no.5, pp.235-239, Sep. 1994.
- CHEN, H. C. **Duty phase control for single-phase boost-type SMR**. *IEEE Trans. Power Electron.*, vol. 23, no. 4, pp. 1927–1934, Jul. 2008.
- CHEN, H. C. **Single-Loop Current Sensorless Control for Single Phase Boost-Type SMR**. *IEEE Trans. on Power Electron.* Vol. 24, no. 1, Jan. 2009.
- CHEN, H. C. et al. **Input Current Control for Bridgeless PFC Converter without Sensing Current**. *IEEE Applied Power Electronics Conference and Exposition*, pp. 1821-1826, mar. 2014.
- CHEN, Y.; DAI, W. **Classification and Comparison of BPFC Techniques: A Review**, *Przeglad Elektrotechniczny*, R. 89 NR 2a/2013.
- CHEN, H. C.; WU, Z.-H.; LIAO, J.-Y. **Modeling and small-signal analysis of a switch-mode rectifier with single-loop current sensorless control**. *IEEE Trans. Power Electron.*, vol. 25, no. 1, pp.75 -84 2010.
- DROFENIK, U; KOLAR, J. W. **A general scheme for calculating switching and conduction losses of power semiconductors in numerical circuit simulations of power electronic systems**. in *International Power Electronics Conference (IPEC'05)*, pp., 2005.
- ERICKSON, R. W.; MAKSIMOVIC, D. **Fundamentals of power electronics**. 2ª edição. New York: Kluwer Academic, USA, 2001.

FARIAS, L. M.; SELBITTO, M. A. **Uso da Energia ao Longo da História: evolução e perspectivas**. Revista Liberato, Novo Hamburgo, v. 12, n. 17, pp 7 – 16, Jan./Jun. 2011;

FILHO, W. M. P.; PERIN, A. J. **Uma Nova Abordagem Do Controle De Corrente Do Conversor Boost Aplicado Para a Correção Do Fator De Potência**, *Eletrônica de Potência*, Vol. 5, n°2, Nov. 2000, pp.17-24.

FINAZZI, A. P. et al. **Proposta de Controle Pré-Programado Aplicado ao Conversor Boost PFC sem Sensor de Corrente**. *Eletrônica de Potência*, v. 15, n.3, p. 150-157, jun/ago. 2010.

GIRAL, R.; SALAMERO, L. M.; SINGER, S. **Interleaved Converters Operation Based on CMC**. *IEEE Transactions on Power Electronics*, vol. 14, no. 4, pp 643-652, July 1999.

GUIMARÃES, J. S. **Sistema de Conversão de Energia Eólica Interligado à Rede**. 2016. Dissertação (Mestrado em Engenharia Elétrica). Departamento de Engenharia Elétrica, Universidade Federal do Ceará, Fortaleza, 2016.

HITANO. Aluminium Electrolytic Capacitors – ELP Series. Maio, 2016. Disponível em: <http://www.hitano.com.tw/download/ELP_20160505.pdf> Acesso em: 15 jun. 2017.

HUANG, L. et al. **Flexible Mode Bridgeless Boost PFC Rectifier With High Efficiency Over a Wide Range of Input Voltage**. *IEEE Transactions on Power Electronics*, vol.32, no.5, pp.3513-3524, May 2017.

IEEE Std. 519-2014, IEEE Recommended Practices and Requirements for Harmonic Control in Electrical Power Systems.

INFINEON. **IRGP4650DPBF datasheet**. Novembro, 2014. Disponível em: <<http://www.infineon.com/dgdl/irgp4650dpbf.pdf?fileId=5546d462533600a40153565677bb2476>> Acesso em: 15 jun. 2017.

International Electrotechnical Commission. **IEC 61000-3-2 Electromagnetic Compatibility (EMC): Part 3-2: Limits - Limits for harmonic current emissions (equipment input current \leq 16 A per phase)**. New York, 2014.

International Electrotechnical Commission. **IEC 61000-3-4 Electromagnetic Compatibility (EMC): Part 3-4: Limits - Limits for harmonic current emissions (equipment input current $>$ 16 A per phase)**. New York, 1998.

LAI, Z.; SMEDLEY, K. M. **A family of continuous-conduction-mode power factor correction controllers based on the general pulse width modulator**. *IEEE Transactions on Power Electronics*, vol.13, no.3, pp.501-510, Mai 1998.

LARICO, H. R. E. **Conversor Boost Controlado em Corrente Aplicado ao Retificador Monofásico**. Dissertação (Mestrado em Engenharia Elétrica), Universidade Federal de Santa Catarina, Florianópolis, Março, 2007;

LEÃO, R. N. A. **Inversor multinível híbrido simétrico trifásico de cinco níveis baseado nas topologias half-bridge e ANPC**. 2013. 145 f. Tese (Doutorado em Engenharia Elétrica). Departamento de Engenharia Elétrica, Universidade Federal do Ceará, Fortaleza, 2013.


- LIU, J. et al. **Evaluation of Power losses in different CCM mode single-phase boost PFC converters via simulation tool.** IEEE Industry Applications Conf. (IAS) Record, Session: High frequency power conversion, Paper 4, Sep. 2001.
- LOPEZ, V. M. R. et al. **Universal Digital Controller for Boost CCM Power Factor Correction Stages Based on Current Rebuilding Concept.** *IEEE Transactions on Power Electronics*, Vol. 29, pp. 3818-3829 No. 7, Jul. 2014.
- MOHAN, N.; UNDELAND, T. M.; ROBBINS, W. P. **Power Electronics: converters, applications, and design.** John Wiley & Sons, 2ª Edição, New York, USA, 1995.
- MUNIER, N. **Introduction to Sustainability: Road to a Better Future.** SPRINGER, Ottawa, Canadá, fevereiro, 2009.
- MUSITANO, M. **Moinhos: Energia Hidráulica ou Eólica.** Disponível em <<http://www.invivo.fiocruz.br/cgi/cgilua.exe/sys/start.htm?infoid=1016&sid=9>> Acessado em 15 jun. 2016;
- PINHEIRO, J. R. et al. **Control Strategy of an Interleaved Boost Power Factor Correction Converter.** Power Electronics Specialists Conference (PESC), pp 137-142, July 1999.
- POMILIO, J. A. **Pré-Reguladores de Fator de Potência.** Disponível em:<<http://www.dsce.fee.unicamp.br/~antenor/pfp.html>> Acessado em: 03 de abril de 2017.
- ROSSETTO, L.; SPIAZZI G.; TENTI P. **Control Techniques for Power Factor Correction Converters.** Proc. of Power Electronics, Motion Control (PEMC), pp. 1310-1318, Sept. 1994.
- SANCHEZ, A. et al. **Single ADC digital PFC controller using precalculated duty cycles.** *IEEE Trans. Power Electron.*, vol. 29, no. 2, pp. 996–1005, Feb. 2014.
- SANKARAN, C. **Power Quality**, CRC Press, pp. 12-13, 2002.
- SILVA, C. E. A. **Estudo e desenvolvimento experimental de um sistema eólico interligado à rede elétrica.** 2012. 120 f. Tese (Doutorado em Engenharia Elétrica). Departamento de Engenharia Elétrica, Universidade Federal do Ceará, Fortaleza, 2012.
- STMICROELECTRONICS. **STTH8R06 datasheet.** Abril, 2015. Disponível em: <www.st.com/resource/en/datasheet/stth8r06.pdf> Acesso em: 15 jun. 2017;
- SU, B.; ZHANG, J. M.; LU, Z.Y. **Totem-Pole Boost Bridgeless PFC Rectifier With Simple Zero-Current Detection and FullRange ZVS Operating at the Boundary of DCM/CCM.** *IEEE Trans. on Power Electron.*, Vol. 26, No. 2, pp. 427-435, Feb. 2011.
- WAKABAYASHI, F. T.; CANESIN, C. A. **Retificador Pré-regulador Boost Com Elevados Fator De Potência e Rendimento, Para Sistemas De Telecomunicações,** *Eletrônica de Potência*, Vol. 7, nº1, Nov. 2002, pp. 71-78.
- YAAKOV, S. B., ZELTSER, I. **The dynamics of a PWM boost converter with resistive input.** *IEEE Transactions on Industrial Electronics*, vol.46, no.3, pp.613-619, Jun 1999.

ZHANG, J. et al. **Research on a Novel Bridgeless Boost PFC Converter**. Power Electronics Conference, Auckland, New Zealand, Dec, 2016.

ZHOU, C., RIDLEY, R. B. and LEE, F. C. **Design and Analysis of a Hysteretic Boost Power Factor Circuit**, PESC Conf. Proc., pp. 800-807, 1990.

APÊNDICE A – CÓDIGO EM C DE SIMULAÇÃO DO CONTROLE DIGITAL DO CIDAT

Figura A.1 – Algoritmo de simulação do controle digital CIDAT.




Fonte: Próprio Autor.

APÊNDICE B – ESTUDO DOS ESFORÇOS DE CORRENTE NO RETIFICADOR

A fim de determinar adequadamente os valores eficazes e médios das correntes nos interruptores e nos diodos do retificador, a forma de onda típica nestes elementos é mostrada na Figura B.1, a qual mostra apenas metade do período da rede e é composta por uma componente senoidal em baixa frequência e uma componente chaveada na frequência de comutação, de acordo com a razão cíclica do conversor. É importante destacar que para critérios de aproximação a ondulação da corrente de alta frequência no indutor é considerada desprezível, razão pela qual a envoltória da Figura B.1 é puramente senoidal.

Figura B.1 – Forma de onda modulada da corrente nos semicondutores do retificador *Boost Bridgeless*.



Fonte: Próprio Autor.

Com base na forma de onda da Figura B.1, as seções a seguir descrevem os passos para a obtenção das equações das correntes média e eficaz em cada um dos semicondutores do retificador *Boost Bridgeless*.

B.1 Valores Médios da Corrente no Retificador

Por definição, a equação que define a corrente média é dada por:

$$I_{avg} = \frac{1}{T_r} \cdot \int_0^{T_r} i(t) dt \quad (\text{B.1})$$

Conforme Erickson e Maksimovic (2001), a integral de (B.1) pode ser representada como a soma de várias integrais para cada período de chaveamento dentro do período da rede:

$$I_{avg} = \frac{1}{T_r} \cdot \left[T_s \cdot \sum_{n=1}^{\frac{T_r}{T_s}} \left(\frac{1}{T_s} \cdot \int_{(n-1)T_s}^{nT_s} i(t) dt \right) \right] \quad (\text{B.2})$$

Admitindo que o período de chaveamento é muito menor que o período da rede, (B.2) pode ser representada por um limite quando T_s tende a zero, dado por:

$$I_{avg} = \frac{1}{T_r} \cdot \lim_{T_s \rightarrow 0} \left[T_s \cdot \sum_{n=1}^{\frac{T_r}{T_s}} \left(\frac{1}{T_s} \cdot \int_{(n-1)T_s}^{nT_s} i(t) dt \right) \right] \quad (\text{B.3})$$

A partir da definição do Cálculo, o limite expresso em (B.3) é equivalente à integral dentro do período da rede:

$$I_{avg} = \frac{1}{T_r} \cdot \int_0^{T_r} \left(\frac{1}{T_s} \cdot \int_t^{t+T_s} i(\tau) d\tau \right) dt \quad (\text{B.4})$$

O valor da corrente média em cada período de chaveamento pode ser expresso como:

$$\langle i \rangle_{T_s} = \frac{1}{T_s} \cdot \int_t^{t+T_s} i(\tau) d\tau \quad (\text{B.5})$$

O resultado da integral de (B.5) corresponde ao valor instantâneo da corrente no indutor multiplicado pelo valor instantâneo da razão cíclica, $\delta(t)$, dentro de cada período de chaveamento:

$$\langle i(t) \rangle_{T_s} = i_L(t) \cdot \delta(t) \quad (\text{B.6})$$

Portanto, substituindo (B.5) e (B.6) em (B.4), obtém-se:

$$I_{avg} = \frac{1}{T_r} \cdot \int_0^{T_r} \langle i(t) \rangle_{T_s} \cdot dt \quad (\text{B.7})$$

Ou ainda:

$$I_{avg} = \frac{1}{T_r} \cdot \int_0^{T_r} i_L(t) \cdot \delta(t) \cdot dt \quad (\text{B.8})$$

A Equação (B.8) representa uma equação genérica para a obtenção das correntes médias em qualquer elemento de estudo. A seguir são detalhadas as equações particulares para a corrente média nos interruptores, nos diodos em antiparalelo e nos diodos do retificador.

B.1.1 Corrente Média nos Interruptores S_1 e S_2

A corrente no interruptor possui o mesmo padrão da Figura B.1, porém, cada interruptor conduz apenas durante meio período da rede. Assim, a partir de (B.8), a corrente média nos interruptores S_1 e S_2 é dada por:

$$I_{S_{1,2}avg} = \frac{1}{T_r} \cdot \left(\int_0^{\frac{T_r}{2}} i_L(t) \cdot \delta_{S_{1,2}}(t) \cdot dt \right) \quad (\text{B.9})$$

A razão cíclica de cada interruptor segue o mesmo padrão da razão cíclica $D(t)$:

$$\delta_{S_{1,2}}(t) = D(t) \quad (\text{B.10})$$

A corrente no indutor, considerando uma tensão puramente senoidal, pode ser representada por:

$$i_L(t) = I_{Lpk} \cdot \text{sen}(\omega t) \quad (\text{B.11})$$

A partir da Equação (3.21), a razão cíclica pode ser expressa como;

$$D(t) = 1 - \frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \quad (\text{B.12})$$

Substituindo (B.11) e (B.12) em (B.9), obtém-se:

$$I_{S1,2avg} = \frac{1}{T_r} \cdot \left[\int_0^{\frac{T_r}{2}} I_{Lpk} \cdot \text{sen}(\omega t) \cdot \left(1 - \frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \right) dt \right] \quad (\text{B.13})$$

Ou ainda:

$$I_{S1,2avg} = \frac{1}{T_r} \cdot \left[\int_0^{\frac{T_r}{2}} I_{Lpk} \cdot \text{sen}(\omega t) dt - \int_0^{\frac{T_r}{2}} \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}(\omega t) dt \right] \quad (\text{B.14})$$

Resolvendo a integral acima, a equação que define a corrente média nos interruptores é dada por:

$$I_{S1,2avg} = 0,318 \cdot I_{Lpk} - 0,25 \cdot \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \quad (\text{B.15})$$

B.1.2 Corrente Média nos Diodos D_1 e D_2

A corrente média nos diodos do retificador, de forma similar, é dada por:

$$I_{D1,2avg} = \frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} i_L(t) \cdot \delta_{D1,2}(t) \cdot dt \quad (\text{B.16})$$

A corrente nos diodos, no entanto, opera de forma complementar à corrente nos interruptores. A razão cíclica será então dada por:

$$\delta_{D1,2}(t) = 1 - D(t) \quad (\text{B.17})$$

Substituindo (B.17), (B.12) e (B.11) em (B.16), a corrente média nos diodos pode ser expressa como:

$$I_{D1,2avg} = \frac{1}{T_r} \cdot \left[\int_0^{\frac{T_r}{2}} I_{Lpk} \cdot \text{sen}(\omega t) \cdot \left(\frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \right) dt \right] \quad (\text{B.18})$$

Resolvendo a integral de (B.18), obtém-se a equação para a corrente média nos diodos D_1 e D_2 :

$$I_{D1,2avg} = \frac{1}{4} \cdot \frac{I_{Lpk} \cdot V_{inpk}}{v_{out}} \quad (\text{B.19})$$

B.1.3 Corrente Média nos Diodos Antiparalelos dos Interruptores

Na análise das etapas de operação do retificador *Boost Bridgeless*, foi mostrado que a corrente nos diodos antiparalelos dos interruptores não são chaveadas, sendo igual à corrente no indutor, conduzindo apenas durante meio ciclo da tensão da rede. Assim, a partir da definição de corrente média:

$$I_{SD1,2avg} = \frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} i_L(t) \cdot dt \quad (\text{B.20})$$

Aplicando (B.11) em (B.20), obtém-se:

$$I_{SD1,2avg} = \frac{1}{T_r} \cdot \left[\int_0^{\frac{T_r}{2}} I_{Lpk} \cdot \text{sen}(\omega t) \cdot dt \right] \quad (\text{B.21})$$

Resolvendo a integral de (B.21), a equação que define a corrente média nos diodos antiparalelos dos interruptores é dada por:

$$I_{SD1,2avg} = 0,318 \cdot I_{Lpk} \quad (B.22)$$

B.2 Valores Eficazes da Corrente no Retificador

A demonstração das equações dos valores eficazes seguem o mesmo padrão da Figura B.1. A partir da definição matemática do valore eficaz, tem-se:

$$I_{rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{T_r} i^2(t) dt} \quad (B.23)$$

Conforme Erickson e Maksimovic (2001), a integral de (B.23) pode ser representada como a soma de várias integrais para cada período de chaveamento dentro do período da rede:

$$I_{rms} = \sqrt{\frac{1}{T_r} \cdot \left[T_s \cdot \sum_{n=1}^{\frac{T_r}{T_s}} \left(\frac{1}{T_s} \cdot \int_{(n-1)T_s}^{nT_s} i^2(t) dt \right) \right]} \quad (B.24)$$

Admitindo que o período de chaveamento é muito menor que o período da rede, (B.24) pode ser representada por um limite quando T_s tende a zero, dado por:

$$I_{rms} = \sqrt{\frac{1}{T_r} \cdot \lim_{T_s \rightarrow 0} \left[T_s \cdot \sum_{n=1}^{\frac{T_r}{T_s}} \left(\frac{1}{T_s} \cdot \int_{(n-1)T_s}^{nT_s} i^2(t) dt \right) \right]} \quad (B.25)$$

A partir da definição do Cálculo, o limite expresso em (B.25) é equivalente à integral dentro do período da rede:

$$I_{rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{T_r} \left(\frac{1}{T_s} \cdot \int_t^{t+T_s} i^2(\tau) d\tau \right) dt} \quad (B.26)$$

Portanto, o valor médio de $i^2(\tau)$ dentro de um período de chaveamento pode ser dado por:

$$\langle i^2 \rangle_{T_s} = \frac{1}{T_s} \cdot \int_t^{t+T_s} i^2(\tau) d\tau \quad (\text{B.27})$$

Ou ainda:

$$\langle i^2(t) \rangle_{T_s} = i_L^2(t) \cdot \delta(t) \quad (\text{B.28})$$

Substituindo (B.27) em (B.26), obtém-se:

$$I_{rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{T_r} \langle i^2(t) \rangle_{T_s} \cdot dt} \quad (\text{B.29})$$

Ou ainda, substituindo (B.28) em (B.29):

$$I_{rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{T_r} i_L^2(t) \cdot \delta(t) \cdot dt} \quad (\text{B.30})$$

A partir de (B.30) é possível obter as equações dos valores eficazes das correntes em cada um dos semicondutores do retificados.

B.2.1 Corrente Eficaz nos Interruptores S_1 e S_2

Assim, a partir de (B.30), a corrente média nos interruptores S_1 e S_2 é dada por:

$$I_{S_{1,2}rms} = \sqrt{\frac{1}{T_r} \cdot \left(\int_0^{\frac{T_r}{2}} i_L^2(t) \cdot \delta_{S_{1,2}}(t) \cdot dt \right)} \quad (\text{B.31})$$

Substituindo (B.11) e (B.12) em (B.31), tem-se que:

$$I_{S1,2rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} I_{Lpk}^2 \cdot \text{sen}^2(\omega t) \cdot \left(1 - \frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta)\right) \cdot dt} \quad (\text{B.32})$$

Reagrupando os termos da Equação (B.32), obtém-se:

$$I_{S1,2rms} = \sqrt{\frac{1}{T_r} \cdot \left[\int_0^{\frac{T_r}{2}} I_{Lpk}^2 \cdot \text{sen}^2(\omega t) \cdot dt - \int_0^{\frac{T_r}{2}} I_{Lpk}^2 \cdot \frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \cdot \text{sen}^2(\omega t) \cdot dt \right]} \quad (\text{B.33})$$

Resolvendo as integrais de (B.33), encontra-se uma equação geral para a corrente eficaz nos interruptores, dada por:

$$I_{S1,2rms} = I_{Lpk} \sqrt{\frac{1}{4} - 0,212 \cdot \frac{V_{inpk}}{v_{out}}} \quad (\text{B.34})$$

B.2.2 Corrente Eficaz nos Diodos D_1 e D_2

Com base na Equação (B.30), a corrente eficaz nos diodos D_1 e D_2 pode ser expressa como:

$$I_{D1,2rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} i_L^2(t) \cdot \delta_{D1,2}(t) \cdot dt} \quad (\text{B.35})$$

Substituindo (B.17), (B.12) e (B.11) em (B.35), a corrente eficaz nos diodos pode ser expressa como:

$$I_{D1,2rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} I_{Lpk}^2 \cdot \text{sen}^2(\omega t) \cdot \left(\frac{V_{inpk}}{v_{out}} \cdot \text{sen}(\omega t - \theta) \right) \cdot dt} \quad (\text{B.36})$$

Resolvendo a integral de (B.36), obtém-se uma equação para o valor eficaz da corrente nos diodos, dada por:

$$I_{D1,2rms} = 0,461 \cdot I_{Lpk} \sqrt{\frac{V_{inpk}}{v_{out}}} \quad (\text{B.37})$$

B.2.3 Corrente Eficaz nos Diodos Antiparalelo dos Interruptores

Como a corrente nos diodos antiparalelos dos interruptores não é chaveada, mas conduz unicamente durante meio ciclo da tensão da rede, a corrente eficaz é dada simplesmente por:

$$I_{SD1,2rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} i_L^2(t) \cdot dt} \quad (\text{B.38})$$

Ou ainda:

$$I_{SD1,2rms} = \sqrt{\frac{1}{T_r} \cdot \int_0^{\frac{T_r}{2}} I_{Lpk}^2 \cdot \text{sen}^2(\omega t) \cdot dt} \quad (\text{B.39})$$

Resolvendo a integral de (B.39), obtém-se a equação que define a corrente eficaz em cada um dos diodos antiparalelos dos interruptores:

$$I_{SD1,2rms} = \frac{I_{Lpk}}{2} \quad (\text{B.40})$$

APÊNDICE C – DIMENSIONAMENTO DO INDUTOR BOOST

Uma vez calculado o valor mínimo da indutância do conversor, através da Equação (4.8), é necessário determinar os parâmetros construtivos do indutor.

C.1 Dimensionamento Físico do Indutor

Para o projeto do indutor será utilizado o núcleo tipo EE de material IP12R, fabricado pela empresa Thorton. Para este tipo de núcleo, os parâmetros iniciais para a construção do indutor são dados na Tabela C.1.

Tabela C.1 – Parâmetros do Indutor.

<i>Grandeza</i>	<i>Valor</i>
J_{max} – Densidade máxima de corrente	500A/cm ²
B_{max} – Densidade Máxima de Fluxo Magnético	0,3T
K_w – Fator de Utilização da Área do Enrolamento	0,7

Fonte: Próprio Autor.

O método utilizado para o dimensionamento do núcleo a ser utilizado é feito através do método do produto das áreas da janela do carretel e da perna central do núcleo. Assim, confirme Larico (2007):

$$A_e A_w = \frac{L I_{Lpk}^2 10^4}{K_w B_{max} J_{max}} = \frac{5 \cdot 10^{-3} \cdot 2,4^2 \cdot 10^4}{0,7 \cdot 0,3 \cdot 500} = 4,114 \text{cm}^4 \quad (\text{C.1})$$

Foram utilizados dois núcleos NEE-55/28/21 –IP12R na construção de dois indutores iguais de 5mH cada. As especificações do núcleo estão apresentadas na Tabela C.2.

Tabela C.2 – Especificações técnicas do núcleo NEE-55/28/21 – IP12R.

<i>Símbolo</i>	<i>Significado</i>	<i>Valor</i>
$A_e A_w$	Produto das Áreas	13,3cm ⁴
A_e	Área da Perna Central	3,54cm ²
A_w	Área da Janela do Carretel	3,756cm ²
V_n	Volume do Núcleo de Ferrite	42,46cm ³
l_t	Comprimento médio da espira	12cm

Fonte: Próprio Autor.

O número de espiras é calculado, conforme Larico (2007), pela expressão:

$$N = \frac{LI_{Lpk}10^4}{A_e B_{max}} = \frac{5 \cdot 10^{-3} \cdot 2,4^2 \cdot 10^4}{3,54 \cdot 0,3} = 169 \text{ espiras} \quad (C.2)$$

Para o valor da densidade de corrente considerada no projeto, a seção mínima do condutor é:

$$S_{cmin} = \frac{I_{Lrmsmax}}{J_{max}} = 0,0048cm^2 \quad (C.3)$$

Considerando o efeito skin, a seção do condutor é limitada pela frequência de comutação. Assim, a profundidade de penetração máxima da corrente no condutor é:

$$\Delta = \frac{7,5}{\sqrt{f_s}} = 0,038cm \quad (C.4)$$

Para o valor do diâmetro obtido em (C.4), a seção máxima devido ao efeito pelicular é:

$$S_{\Delta} = \Delta^2 \pi = 0,00453cm^2 \quad (C.5)$$

Com base na seção obtida em (C.5), foram utilizado dois condutores em paralelo do tipo AWG 20, cujas especificações estão registradas na Tabela C.3.

Tabela C.3 – Especificações do condutor de cobre AWG 20.

<i>Símbolo</i>	<i>Grandeza</i>	<i>Valor</i>
S_{cu}	Área da Seção do condutor sem isolamento	0,0052cm ²
S_{cuiso}	Área da Seção do condutor com isolamento	0,00556cm ²
ρ_{cu}	Resistividade do Cobre por cm a 100°C	0,00033Ω/cm

Fonte: Próprio Autor.

A fim de verificar a possibilidade de execução deste indutor, a área da janela mínima requerida para o indutor é dada por:

$$A_{wmin} = \frac{NS_{cuiso}n_p}{K_w} = 2,68cm^2 \quad (C.6)$$

Assim, visto que $A_{wmin} > A_{wmin}$, é possível a execução do indutor.

O comprimento do entreferro do indutor pode ser calculado por:

$$l_{g1} = \frac{N^2 \mu_0 A_e 10^{-2}}{L} = 0,254 \text{ cm} \quad (\text{C.7})$$

Como o comprimento do entreferro obtido em (C.7) é distribuído entre as duas pernas do núcleo, este deve ser igual a:

$$l_g = \frac{l_{g1}}{2} = 0,127 \text{ cm} \quad (\text{C.8})$$

C.2 Perdas no Indutor

As perdas no indutor podem ser divididas em duas componentes: perdas no cobre e perdas no núcleo de ferrite. As perdas no cobre são ocasionadas pelo efeito Joule, e são dadas matematicamente pela potência dissipada sobre a resistência do enrolamento do indutor. As perdas no cobre podem ser expressas como:

$$P_{cu} = \frac{I_{Lrms}^2 \rho_{cu} l_t N}{n_p} = \frac{2,39^2 \cdot 0,00033 \cdot 12 \cdot 169}{2} = 1,911 \text{ W} \quad (\text{C.9})$$

As perdas magnéticas no núcleo de ferrite, segundo Barbi (2001), pode ser expressa empiricamente por (C.10):

$$P_{mag} = V_n \Delta B^{2,4} (K_H f + K_E f^2) \quad (\text{C.10})$$

Na qual, para o material utilizado,

$$K_H = 4 \cdot 10^{-5} \text{ e } K_E = 4 \cdot 10^{-10} \quad (\text{C.11})$$

Assim, as perdas magnéticas, considerando apenas a componente da frequência da rede, as perdas magnéticas são:

$$P_{magfr} = 5,67mW \quad (C.12)$$

A ondulação da corrente na frequência de comutação produz uma variação na densidade de fluxo dada por:

$$\Delta B = \frac{L\Delta I}{NA_e} = 0,028T \quad (C.13)$$

Substituindo (C.13) em (C.10), as perdas magnéticas devido à frequência de comutação são:

$$P_{magfs} = 17,27mW \quad (C.14)$$

As perdas magnéticas totais são a soma das perdas devido à frequência da rede e da frequência de comutação:

$$P_{mag} = P_{magfr} + P_{magfs} = 22,94mW \quad (C.15)$$

Finalmente, as perdas totais no indutor são:

$$P_L = P_{cu} + P_{mag} = 1,935W \quad (C.16)$$

APÊNDICE D – DIMENSIONAMENTO DOS CAPACITORES DO BARRAMENTO CC

Para que o banco capacitivo do barramento cc seja adequadamente dimensionado é necessário considerar três critérios: A capacitância mínima requerida, a resistência série equivalente máxima e a corrente eficaz no capacitor.

A equação para a obtenção do valor da capacitância mínima do barramento cc, segundo (ZHOU; RIDLEY; LEE, 1990), considera apenas a ondulação de baixa frequência devido à frequência da rede, f_r , uma vez que a frequência de chaveamento f_s é muito maior que f_r . Dessa forma, a equação que define o valor mínimo necessário do capacitor de saída é:

$$C = \frac{P_{out}}{\eta \cdot \Delta V_C \cdot v_{out}^2} \cdot \left(\frac{1}{2 \cdot f_r} - \frac{V_{inpk}}{\pi \cdot f_r \cdot v_{out}} \right) = 138,4 \mu F \quad (D.1)$$

A resistência série equivalente máxima permitida para a ondulação máxima de tensão no capacitor é dada por (D.2):

$$R_{se} \ll \frac{\Delta V_C}{I_C} \quad (D.2)$$

Sendo I_C a amplitude da corrente alternada na frequência de 120Hz que circula pelo capacitor, a Equação (D.2) pode ser reescrita como:

$$R_{se} \ll \frac{\Delta V_C v_{out}}{P_{out}} = 16 \Omega \quad (D.3)$$

Conforme Larico (2007), o cálculo da corrente eficaz no capacitor será realizado de forma indireta, devido à complexidade de se realizar o cálculo direto desta corrente. O cálculo da corrente eficaz da corrente no capacitor pode ser calculado pela soma dos quadrados das correntes nos diodos D1 e D2, e da corrente média de carga, dada por (D.4):

$$I_{Crms} = \sqrt{I_{D1,2rms}^2 + I_{out}^2} \quad (D.4)$$

A Equação (D.4) pode ser reescrita como (D.5), e a corrente $I_{D1,2rms}$ é registrada na Tabela 4.4. Assim, a corrente eficaz no capacitor é:

$$I_{Crms} = \sqrt{I_{D1,2rms}^2 + \left(\frac{P_{out}}{v_{out}}\right)^2} = 1,858A \quad (D.5)$$

APÊNDICE E – CÓDIGO DO CONTROLE CIDAT UTILIZANDO DSPIC 30F2010

Neste apêndice está contido o código fonte utilizado no controle CIDAT em linguagem C, utilizando o compilador C30 integrado ao MPLAB 8 IDE, para o microcontrolador DSPIC 30F2010. Neste código estão registradas as rotinas de interrupções e a rotina principal com a lógica do controle CIDAT. As rotinas de configuração citadas no código são disponibilizadas no site própria fabricante do componente.

```

#####
/*REVISION HISTORY:
*~~~~~
* Author      Date      Comments on this revision
*~~~~~
* Leonardo Tabosa A 07/01/2017  First release of source file
*
*~~~~~
*
* ADDITIONAL NOTES:
*
*
*****//
#####
#include "p30f2010.h" //
#include "ports.h" //biblioteca que configura a INTx
#include "timer.h" //biblioteca que contem as funções c30 do timer
#include "libpic30.h" //biblioteca que contem a função de delay
#include "stdio.h" //
##### CONFIGURATION BITS #####
_FOSC(CSW_FSCM_OFF & XT_PLL8); //Run this project using an external crystal
//routed via the PLL in 8x multiplier mode
//For the 10 MHz crystal we will derive a
//throughput of 10e6*8/4 = 20 MIPS(Fcy)
//,~50 nanoseconds instruction cycle time(Tcy).
_FWDT(WDT_OFF); //Turn off the Watch-Dog Timer.
_FBORPOR(MCLR_EN & PWRT_OFF); //Enable MCLR reset pin and turn off the
//power-up timers.
_FGS(CODE_PROT_OFF); //Disable Code Protection
#####

##### DECLARAÇÃO DE VARIÁVEIS #####
unsigned int DUTY1 = 512;// variável referente ao PWMH da faseA (0-1024) #
unsigned int ON_OFF = 0; // controla o driver e a entrada na rotina de #
unsigned int T_DELAY = 1000; // variável do tempo de atraso da tensão #
signed int VDC_ATUAL = 0; // variável da tensão atual no LINK DC #
signed int VDC_REF = 409; // tensao cc de referencia = 400V=>2V=>409 int #
signed int ERRO_TENSAO_ATUAL = 0; // erro do loop atual de Vdc #
signed int ERRO_TENSAO_ANTER = 0; // erro do ultimo loop de Vdc #
signed long INTEGRAL = 0; // componente integral do controlador P.I. #
#####

```

```

##### DECLARAÇÃO DAS ROTINAS USADAS #####
int main (void); // MAIN #
void PWM_Init(void); //CONFIGURA O MODULO MOTOR_PWM // PWM #
void ADC_Init(void); //CONFIGURA O MODULO AD_10BITS // ADC #
void TIMER1_Init(void); //CONFIGURA O MODULO TIMER1 // TIMER1 #
void TIMER2_Init(void); //CONFIGURA O MODULO TIMER2 // TIMER2 #
void INT0_Init(void); //CONFIGURA O MODULO INT_EXT_0 // INT0 #
void __attribute__((interrupt, no_auto_psv)) _ADCInterrupt(void); // INT_ADC #
void __attribute__((interrupt, no_auto_psv)) _T1Interrupt( void ); // INT_T1 #
void __attribute__((interrupt, no_auto_psv)) _T2Interrupt( void ); // INT_T2 #
void __attribute__((interrupt, no_auto_psv)) _INT0Interrupt( void ); // INT0 #
#####

#####
##### ROTINA PRINCIPAL DO PROGRAMA #####
#####
int main (void) // #
{ // #
// #
ADC_Init(); //chama a função que configura o módulo ADC_10bits #
PWM_Init(); //chama a função que configura o módulo PWM #
TIMER1_Init(); //chama a função que configura o módulo Timer1 #
TIMER2_Init(); //chama a função que configura o módulo Timer2 #
INT0_Init(); //chama a função que configura o módulo Int_Ext_0 #
TRISEbits.TRISE8 = 1; //pino da int_ext_0 INT0 configurado como entrada #
TRISDbits.TRISD0 = 0; //pino da int_ext_0 INT0 configurado como entrada #
TRISDbits.TRISD1 = 0; //pino RD1 config. como saída que controla os drivers #
// TRISCbits.TRISC14 = 0; //pino RD1 config. como saída que controla os drivers #
// #
while(1) //Loop infinito #
{ // #
if(ON_OFF == 0){PORTDbits.RD1 = 0;PORTDbits.RD0 = 1;}//DESABILITA O DRIVER #
#
else {PORTDbits.RD1 = 1;PORTDbits.RD0 = 0;}//HABILITA O DRIVER #
if(VDC_ATUAL > 520) {ON_OFF = 0;} //DESLIGA O SISTEMA SE VDC FOR MAIOR #
//DO QUE 500 V #
if(T_DELAY < 100){T_DELAY = 100;} // #
if(T_DELAY > 5500){T_DELAY = 5500;}// #
} // #
return 0; // #
} // #
#####

#####
##### ROTINA DE INTERRUPTO DO ADC #####
#####
void __attribute__((interrupt, no_auto_psv)) _ADCInterrupt(void)// #
{ // #
ADCON1bits.ADON = 0; // DESLIGA O CONVERSADOR AD ENQUANTO #
// NAO ESTOURAR O TEMPO DE 1 x T_DELAY #
DUTY1 = 1024 - ADCBUF0; // RAZÃO CÍCLICA REFERENTE À FASE A #
VDC_ATUAL = ADCBUF1; // TENSÃO DE SAÍDA CC ATUAL #
IFS0bits.ADIF = 0; // LIMPA A FLAG DE INTERRUPTO #
} // #
#####

```

