Use este identificador para citar ou linkar para este item: http://repositorio.ufc.br/handle/riufc/76792
Tipo: Tese
Título: Error Correction Codes Based on Region Selection Codes
Título em inglês: Error Correction Codes Based on Region Selection Codes
Autor(es): Silva, Felipe Gaspar Alan e
Orientador: Silveira, Jarbas Aryel Nunes da
Coorientador: Marcon, César Augusto Missio
Palavras-chave em português: Códigos Corretores de Erros;Tolerância a Falhas;Confiabilidade de Memórias;Eventos de efeito único
Palavras-chave em inglês: Error Correction Codes;Fault Tolerance;Memory Reliability;Single Event Effects
CNPq: CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Data do documento: 2-Jun-2023
Citação: SILVA, F. G. A.Error Correction Codes Bases on Region Selection Codes. 2023. 90 f. Tese (Doutorado em Engenharia de Teleinformática) – Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2023.
Resumo: A continua diminuição em escala dos transistores impulsionou o advento de sistemas intra-chip, em inglês System-on-Chips (SoCs), permitindo a inserção de mais lógica computacional em um circuito integrado (CI), aumentando sua capacidade de processamento e funcionalidades. No entanto, esse processo tornou os dispositivos eletrônicos mais susceptíveis a efeitos externos, principalmente radiação. Dentre os CIs modernos, circuitos de memória (e.g., SRAM e DRAM) são bastante susceptíveis a efeitos de radiação, podendo apresentar diversos tipos de falhas, sendo inversão de múltiplos bits (MBUs) e corrupção da informação armazenada os tipos mais reincidentes. Nesse contexto, códigos corretores de erros, em inglês Error Correction Codes (ECCs), têm sido amplamente utilizados para aumentar a confiabilidade dos dados armazenados em memória. ECCs com formato linear e matricial se destacam em memórias de duas dimensões. Códigos de formato linear têm uma dimensão e são usados para proteger um conjunto de dados armazenados em uma dimensão (e.g. um endereço de memory). Códigos de formato matricial têm duas dimensões, protegendo uma matriz de dados (e.g. mais de um endereço de memória). Esta tese teve como objetivo desenvolver um conjunto de ECCs baseado em códigos de seleção de região, em inglês Region Selection Code (RSC), que consiste em separar os dados de memória em regiões, e através de operações lógicas e passos simples realizar correções de MBUs. O primeiro ECC desenvolvido foi o Matrix Region Selection Code (MRSC), um código de formato matricial e que foi desenvolvido para a correção de erros adjacentes, conseguindo corrigir 100% de 2-bit erros. Outras duas abordagens de extensão foram desenvolvidas: Extended Matrix Region Selection Code (eMRSC) e Triple Burst Error Corrector - Region Selection Code (TBEC-RSC). O eMRSC é uma extensão também de formato matricial, mas apresentando duas configurações: uma com maior capacidade de correção de erros e outra com menor número de bits de redundância. O TBEC-RSC é uma extensão proposta para formato linear, conseguindo corrigir até 3-bit erros em rajada. Todas as propostas foram comparadas com outros trabalhos da área considerando capacidade de correção, confiabilidade e custo de síntese. Por fim, os resultados coletados dos experimentos mostraram que os ECCs baseados na lógica RSC apresentaram excelente capacidade de correção de erros e bons índices de confiabilidade (e.g., TBEC-RSC corrigiu aproximadamente 40% de 8-bit burst erros), também se caracterizaram por baixo custo de síntese (e.g., MRSC consumiu 91,2% menos potência que o código Reed-Muller), o que os fizeram ter a melhor relação de cobertura de correção por custo de síntese dentre os ECCs comparados.
Abstract: The continuous decrease in the scale of transistors spurred the advent of System-on-Chips (SoCs), allowing the insertion of more computational logic in an integrated circuit (IC), increasing its processing capacity and functionalities. However, this process made electronic devices more susceptible to external effects, mainly radiation. Among modern ICs, memory circuits (e.g., SRAM and DRAM) are very susceptible to radiation effects, and may present different types of failures, with multiple-bit inversion (MBUs) and stored information corruption being the most recurrent types. In this context, Error Correction Codes (ECCs) have been widely used to increase the reliability of data stored in memory. ECCs with linear and matrix format excel in two-dimensional memories. Linear format codes have one dimension and are used to protect a dataset in this single dimension. Array format codes are two-dimensional, protecting an array of data. This thesis had the goal of developing a set of ECCs based on Region Selection Code (RSC), which consists of separating memory data into regions, and through logical operations and simple steps to perform MBU corrections. The first ECC developed was the Matrix Region Selection Code (MRSC), a matrix format code that was developed for adjacent error correction, managing to correct 100% of 2-bit errors. Two other extension approaches were developed: Extended Matrix Region Selection Code (eMRSC) and Triple Burst Error Corrector - Region Selection Code (TBEC-RSC). eMRSC is also an extension of the matrix format, but with two configurations: one with greater error correction capability and another with a smaller number of redundancy bits. TBEC-RSC is a proposed extension to linear format, able to correct up to 3-bit burst errors. All proposals were compared with other works in the area considering correction capacity, reliability and synthesis cost. Finally, the results collected from experiments showed that ECCs based on RSC logic showed excellent error correction capability and good reliability rates (e.g., TBEC-RSC corrected approximately 40% of 8-bit burst errors), also characterized by low synthesis cost (e.g., MRSC consumed 91.2% less power than the Reed-Muller code), which made them have the best ratio of correction coverage per synthesis cost among the compared ECCs.
Descrição: Silva, F. G. A. Error Correction Codes Bases on Region Selection Codes. 2023. 90 f. Tese (Doutorado em Engenharia de Teleinformática) – Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2023.
URI: http://repositorio.ufc.br/handle/riufc/76792
Currículo Lattes do(s) Autor(es): http://lattes.cnpq.br/6357523181613649
Currículo Lattes do Orientador: http://lattes.cnpq.br/0406937598151848
Currículo Lattes do Coorientador: http://lattes.cnpq.br/8611020242763828
Tipo de Acesso: Acesso Aberto
Aparece nas coleções:DETE - Teses defendidas na UFC

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
2023_tese_fgasilva.pdfTese2,3 MBAdobe PDFVisualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.